JPH01184671A - 磁気テープ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は磁気テープ制御技術に関し、特に、データ書き
込み動作におけるエラー回復処理に適用して効果のある
技術に関する。

〔従来の技術〕

たとえば、磁気テープ装置におけるデータの書き込みに
際しては、データ転送速度の向上や記憶媒体である磁気
テープを有効に活用するなどの観点から、個々のレコー
ドからなるデータを複数個まとめ、データブロックとし
て磁気テープ上の連続した領域に記録することが一般的
である。

ところで、このようなデータの書き込み動作におけるエ
ラーの回復処理の一例としては、たとえば、特開昭５２
−４５３１４号公報に記載される技術が知られている。

その概要は、データブロックの先頭位置からの磁気テー
プの物理的な走行距離を積算する機構を設け、データ書
き込み時のエラー発生に際しては、積算された走行距離
分だけ磁気テープを巻戻すことにより、当該エラーが発
生したデータブロックの先頭に書き込みヘッドを位置付
け、再書き込み動作などが正確に行われるようにしたも
のである。

〔発明が解決しようとする課題〕

ところが、上記のような従来技術においては、磁気テー
プに摺接して回転するキヤプスタンの回転量を計測する
フォトカブラなどからなるタコパルスカウンタや、これ
らの機構を制御する回路などを付加する必要があり、磁
気テープ制御装置の構造が複雑になるという問題がある
。

そこで、本発明の目的は、簡単な構造で、書き込み動作
におけるエラー回復処理を正確に行うことが可能な磁気
テープ制御技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、上位装置と磁気テープ装置との間におけるデ
ータの授受を緩衝記憶部を介して行うとともに、磁気テ
ープに記録された複数のデータブロックの各々の一部に
個々のデータブロックを識別する識別情報を書き込む磁
気テープ制御方式であって、磁気テープからのデータの
読み出し動作に際して、識別情報を含むデータの一部を
緩衝記憶部の一部に格納し、緩衝記憶部に格納された識
別情報に基づいて、磁気テープから読み出されたデータ
ブロックを弁別するようにしたものである。

〔作用〕

上記した手段によれば、たとえば、磁気テープの物理的
な走行距離を計測するための複雑な機構などが不要であ
り、構造が簡単化されるとともに、個々のデータブロッ
クに固有な識別情報に基づいて目的のデータブロックを
正確に弁別することができるので、書き込み動作におけ
るエラー回復処理などを正確に行うことが可能となる。

〔実施例〕

第１図は、本発明の一実施例である磁気テープ制御方式
の要部を示すブロック図であり、第２図は磁気テープ上
におけるデータの配置を示す説明図、第３図は、本実施
例の磁気テープ制御方式を用いる磁気テープ制御装置の
全体の構成を示すブロック図である。

たとえば、図示しない汎用の電子計算機におけるチャネ
ル装置などからなる上位装置ｌと、複数の磁気テープ袋
間２との間には、磁気テープ制御装置３が介設されてい
る。

この磁気テープ制御装置３は、データバッファ４　（緩
衝記憶部）を備えており、このデータバッファ４は、上
位装置接続部５およびデバイス接続部６を介して上位装
置ｌおよび磁気テープ装置２にそれぞれ接続されている
。

データバッファ４とデバイス接続１９８６との間には、
書き込み部７および読み取り部８が独立に介設されてい
る。

さらに、磁気テープ制御装置３には、マイクロプロセッ
サ９が設けられ、このマイクロプロセッサ９は、ＣＨア
ドレス制御部１０．ＭＰアドレス制御部ＩＩ、ＤＲアド
レス制御部１２を介してデータバッファ４に接続されて
いる。

ＣＨアドレス制御部１０は、上位装置接続部５を介して
上位装置ｌとの間で授受されるデータのデータバッファ
４における格納位置などを制御するものであり、ＭＰア
ドレス制御部１１は、データバッファ４からマイクロプ
ロセッサ９に読み出されるデータの当該データバッファ
４におけるアドレスを指定するものである。

また、ＤＲアドレス制御部１２は、複数の磁気テープ装
置２とデータバッファ４との間で授受されるデータの当
該データバッファ４における格納位置などを制御するも
のである。

ＤＲアドレス制御部１２は、たとえば、′ｉＲ１図に示
されるように、複数のアドレスカウンタ１３゜１４．１
５を備えてふ′す、マイクロプロセッサ９およびデータ
バッファ４の側に、それぞれセットアドレスバス１６．
アドレスバス１７を介して接続されている。

アドレスカウンタ１３．１４．１５の各々には、データ
バッファ４と磁気テープ装置２との間で授受されるデー
タの転送動作に同期したクロック信号１８が入力される
タイミング端子Ｔと、マイクロプロセッサ９からのロー
ド信号１９がセットされるロード端子ＬＤと、個々のア
ドレスカウンタを動作可能にするイネーブル端子ＥＰと
を備えており、各々のイネーブル端子ＥＰは、より下位
のアドレスカウンタのキャリ一端子ＲＣに接続されてい
る。

この場合、アドレスカウンタ１３の後段には、当該アド
レスカウンタ１３のキャリ一端子ＲＣからの出力とクロ
ック信号１８とを人力とし、面入力が“Ｈ”レベルの時
に“Ｌ″レベル出力するアンドゲート２０と、このアン
ドゲート２０の出力をリセット入力とするスリップ・フ
ロップ２１と、このフリップ・フロップ２１の出力を一
方の入力とし、マイクロプロセッサ９からのバッファサ
イズ信号２３を他方の人力とするアンドゲート２２とを
備えている。

アンドゲート２２は、二つの人力が同時に“Ｌ”レベル
の時に“Ｌ”レベルを出力するものであり、この出力は
アドレスカウンタ１３のイネーブル端子ＥＰの入力とな
っている。

また、前記フリップ・フロップ２１のセット入力側には
、マイクロプロセッサ９からのロード信号１９およびバ
ックワード信号２４を入力とするオアゲート２５の出力
側が接続されている。

また、本実施例の場合には、第２図に示されるように、
磁気テープ２６の連続した領域に記録されるデータブロ
ック２７は、たとえば、複数のレコード群からなるデー
タ部２７ａと、このデータ部２７ａに引き続くブロック
番号部２７ｂ（識別情報）および付加バイト部２７ｃと
から構成されており、各々のデータブロック２７の間に
は、所定の規則的なディジタルパターンの組み合わせか
らなるブロック間ギャップ２８が設けられている。

以下、本実施例の作用について説明する。

まず、上位装置接続部５を介して上位装置ｌから到来す
る書き込みデータは、個々の磁気テープ装置２に応じて
ＣＨアドレス制御部１０によって割りつけられたデータ
バッファ４の所定の領域に蓄積される。

データバッファ４に蓄積されたデータが所定の量に達す
ると、マイクロプロセッサ９０指令により、データバッ
ファ４の所定の領域に格納されているデータは、書き込
み部７．デバイス接続部６を介して目的の磁気テープ装
置２に送出され、所定量のデータが、データ部２７ａ、
ブロック番号部２７ｂ、付加バイト部２７ｃからなるデ
ータブロック２７として、磁気テープ２６の連続した領
域に書き込まれ、記録される。

一方、所定の磁気テープ装置ｉ！２からデータの読み出
しに際しては、マイクロプロセッサ９は、ＤＲアドレス
制御部１２のバックワード信号２４およびバッファサイ
ズ信号２３を“Ｈ”レベルにし、アドレスカウンタ１３
．１４．１５の通常の動作を可能にするとともに、セッ
トアドレスバス１６およびロード信号１９によってデー
タバッファ４における所定の格納領域の先頭アドレスを
複数のアドレスカウンタ１３，１４．１５に設定する。

そして、アドレスバス１７を介して割りつけられたデー
タバッファ４の所定の領域に、特定の磁気テープ装置２
からクロック信号１８に同期して到来するデータが、デ
バイス接続部６．読み取り部８を介して順次格納される
。

次に、所定の磁気テープ装置２に対する書き込み動作に
おけるエラー回復操作について説明する。

いま、あるデータブロック２７を書き込んだ後、リード
アフターライト動作などによって、当該データブロック
２７における書き込み動作の失敗が検知されると、マイ
クロプロセッサ９は、磁気テープ装置２に対して磁気テ
ープ２６の逆方向読み取りを指令すると同時に、ＤＲア
ドレス制御ｌ１１２のアドレスカウンタ１３．１４．１
５に対してセットアドレスバス１６およびロード信号１
９により、データバッファ４の所定の空き領域のアドレ
スを設定し、さらに、バックワード信号２４およびバッ
ファサイズ信号２３を“Ｌ”レベルにする。

この時、オアゲート２５の出力が′Ｌ”レベルとなって
フリップ・フロップ２１がセットされ、アンドゲート２
２は、フリップ・フロップ２１側の入力は“Ｈ”レベル
となり、バッファサイズ信号２３の側は“Ｌ”レベルで
あるため、アドレスカウンタ１３のイネーブル端子ＥＰ
はＨ”レベルとなる。

このため、アドレスカウンタ１３からアドレスバス１７
にはクロック信号１８に同期してカウントアツプされる
データバッファ４のアドレス値が順次−力され、当該ア
ドレス値に対応する位置に、データブロック２７の後端
側に位置し、クロック信号１８に同期して磁気テープ装
置２の逆方向読み出し動作の初期に到来する付加バイト
部２７Ｃ。

ブロック番号部２７ｂなどのデータが順次格納される。

そして、アドレスカウンタ１３の幅で決まる所定のバイ
ト数（たとえば、付加バイト部２？ｃおよびブロック番
号部２７ｂの合計数十バイト）が計数され、当該アドレ
スカウンタ１３のキャリー端子ＲＣが“Ｈ”レベルにな
ると、当該キャリー端子ＲＣに接続されるアンドゲート
２０は次のクロック信号１８の到来時に両人力が“Ｈ”
レベルとなり、出力が“Ｌ”レベルとなって、後段のフ
リップ・フロップ２１がリセットされる。

このため、アンドゲート２２においては、フリップ・フ
ロップ２１およびバッファサイズ信号２３からの入力が
ともに“Ｌ”レベルとなり、アドレスカウンタ１３のイ
ネーブル端子ＥＰに対する出力が“Ｌ”レベルとなって
、当該アドレスカウンタ１３の動作が停止される。

すなわち、以降に磁気テープ装置２の側から到来する読
み取りデータはデータバッファ４に格納　・されること
なく読み捨てられる。

そして、マイクロプロセッサ９は、ＭＰアドレス制御部
１１を介して、データバッファ４の所定の領域に格納さ
れたブロック番号部２７ｂを含む所定の長さのデータか
ら、ブロック番号部２７ｂを読み取ることにより、磁気
テープ装置２に右いて、書き込み時にエラーが発生した
目的のデータブロック２７が正確にスキップされ、当該
データブロック２７の先頭側のブロック間ギャップ２８
に図示しない書き込みヘッドが正確に位置付けられたか
否かなどを確認する。

これにより、エラー回復操作に際しての、書き込みヘッ
ドの位置付けの不良に起因するデータブロック２７の途
切れや喪失、データの湧き出しなどの障害が発生するこ
とが確実に防止される。

また、逆読み取り動作に際してデータバッファ４に格納
されるデータ量は、付加バイト部２７Ｃおよびブロック
番号部２７ｂを含む数十バイト程度であり、特別にデー
タバッファ４の容量を大きくする必要がなく、データバ
ッファ４の容量の増大が回避されるとともに、データバ
ッファ４にすでに格納されている書き込みデータが損な
われることもない。

さらに、本実施例の場合には、ＤＲアドレス制御ｌ５１
２における複数のアドレスカウンタ１３゜１４．１５の
一部に少数の論理回路を付加するだけでよく、小型化お
よび高集積化が容易であるとともに、たとえば、磁気テ
ープの物理的な走行距離を計測するための複雑な機構な
どを設ける場合などに比較して、磁気テープ制御装置３
の構造が簡単化される。

なお、上記の説明では、逆方向読み取り動作によるエラ
ー回復操作について説明したが、たとえば、書き込みエ
ラー発生位置から磁気テープ２６を充分巻戻し、順方向
に繰り出しながらデータブロック２７のブロック番号部
２７ｂを読み取る場合には、バッファサイズ信号２３を
“Ｈ”レベルにし、アドレスカウンタ１３を動作可能に
して、データバッファ４の特定の小領域に読み取りデー
タを繰り返し書き込むことで、最終的にデータブロック
２７の後方に位置するブロック番号部２７ｂを取り込む
ことができる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、ＤＲアドレス制御部における論理回路の組み
合わせとしては、前記実施例に示したものに限らず、同
様の機能を実現できるものであればいかなるものであっ
てもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である磁気テープ装置にお
ける書き込みエラーの回復技術に適用した場合について
説明したが、これに限定されるものではなく、一般の磁
気テープ制御技術に広く適用することができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、上位装置と磁気テープ装置との間におけるデ
ータの授受を緩衝記憶部を介して行うとともに、磁気テ
ープに記録された複数のデータブロックの各々の一部に
個々のデータブロックを識別する識別情報を書き込む磁
気テープ制御方式であって、前記磁気テープからの前記
データの読み出し動作に際して、前記識別情報を含む前
記データの一部を前記緩衝記憶部の一部に格納し、当該
＄ｌ街記憶部に格納された前記識別情報に基づいて、前
記磁気テープから読み出された前記データブロックを弁
別するため、たとえば、磁気テープの物理的な走行距離
を計測するための複雑な機構などが不要であり、構造が
簡単化されるとともに、個々のデータブロックに固有な
識別情報に基づいて目的のデータブロックを正確に弁別
することができるので、書き込み動作におけるエラー回
復処理などを正確に行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例である磁気テープ制御方式の
要部を示すブロック図、 第２図は磁気テープ上におけるデータの配置を示す説明
図、 第３図は本実施例の磁気テープ制御方式を用いる磁気テ
ープ制御装置の全体の構成を示すブロック図である。 １・・・上位装置、２・・・磁気テープ装置、３・・・
磁気テープ制御装置、４・・・データバッファ（緩衝記
憶部）、５・・・上位装置接続部、６・・・デバイス接
続部、７・・・書き込み部、８・・・読み取り部、９・
・・マイクロプロセッサ、１０・・・ＣＨアドレス制御
部、１１・・・ＭＰアドレス制御部、１２・・・ＤＲア
ドレス制御部、１３，１４．１５・・・アドレスカウン
タ、１６・・・セットアドレスバス、１７・・・アドレ
スバス、Ｉ８・・・クロック信号、１９・・・ロード信
号、２０・・・アンドゲート、２１・・・フリップ・フ
ロップ、２２・・・アンドゲート、２３・・・バッファ
サイズ信号、２４・・・バックワード信号、２５・・・
オアゲート、２６・・・磁気テープ、２７・・・データ
ブロック、２７ａ・・・データ部、２７ｂ・・・ブロッ
ク番号部（識別情報）、２７ｃ・・・付加バイト部、２
８・・・ブロック間ギャップ、Ｔ・・・タイミング端子
、ＥＰ・・・イネーブル端子、ＬＤ・・・ロード端子、
ＲＣ・・・キャリ一端子。 第１　図 へ ２４・・・パフクヮード偲号

Claims (1)

1. 【特許請求の範囲】 １、上位装置と磁気テープ装置との間におけるデータの
   授受を緩衝記憶部を介して行うとともに、磁気テープに
   記録された複数のデータブロックの各々の一部に個々の
   データブロックを識別する識別情報を書き込む磁気テー
   プ制御方式であって、前記磁気テープからの前記データ
   の読み出し動作に際して、前記識別情報を含む前記デー
   タの一部を前記緩衝記憶部の一部に格納し、当該緩衝記
   憶部に格納された前記識別情報に基づいて、前記磁気テ
   ープから読み出された前記データブロックを弁別するこ
   とを特徴とする磁気テープ制御方式。 ２、前記識別情報が、複数の前記データブロックを弁別
   するブロック番号であり、前記読み出し動作が、前記デ
   ータの書き込み時におけるエラー回復動作における前記
   磁気テープの逆方向読み出し動作であることを特徴とす
   る請求項１記載の磁気テープ制御方式。