JPS6275751A - 外部記憶装置の制御方式 - Google Patents
外部記憶装置の制御方式Info
- Publication number
- JPS6275751A JPS6275751A JP60215030A JP21503085A JPS6275751A JP S6275751 A JPS6275751 A JP S6275751A JP 60215030 A JP60215030 A JP 60215030A JP 21503085 A JP21503085 A JP 21503085A JP S6275751 A JPS6275751 A JP S6275751A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- external storage
- storage device
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、外部記憶装置の制御方式に係り、符にデータ
バッファメモリを有する周辺サブシステムにおけるシー
クンシャルアクセスに好適な動作制御方式に関する。
バッファメモリを有する周辺サブシステムにおけるシー
クンシャルアクセスに好適な動作制御方式に関する。
中央処理装置（Ｃ，Ｐ Ｕ ）と、外部記憶装置の間で
ｆｉｔ報の転送を効率的に行なうために、外部記憶装置
の中にデータバッファメモリが設けられている。この技
術はランダムアクセスファイル、シーケンシャルアクセ
スファイルのいスレのサブシステムに対しても有効であ
る、特にシーケンシャルアクセスファイルに対しては、
次にアクセスすべきファイルが明らかである。そのため
、１つのファイルがアクセスされた時にそれに続く複数
のファイルをデータバッファメモリへ格納しておくこと
により、次のファイルへのアクセスに対し、外部記憶媒
体へのアクセスタイムに頼らず、データバッファメモリ
のアクセスタイムで応答することができる。これにより
ＣＰＵへの情報転送を効率良（行なえる。
ｆｉｔ報の転送を効率的に行なうために、外部記憶装置
の中にデータバッファメモリが設けられている。この技
術はランダムアクセスファイル、シーケンシャルアクセ
スファイルのいスレのサブシステムに対しても有効であ
る、特にシーケンシャルアクセスファイルに対しては、
次にアクセスすべきファイルが明らかである。そのため
、１つのファイルがアクセスされた時にそれに続く複数
のファイルをデータバッファメモリへ格納しておくこと
により、次のファイルへのアクセスに対し、外部記憶媒
体へのアクセスタイムに頼らず、データバッファメモリ
のアクセスタイムで応答することができる。これにより
ＣＰＵへの情報転送を効率良（行なえる。
上述の方法を用いた例として、特開昭５７−１５２０６
０号に示されたものがある〜これにはＩ几ＥＡＤ ｌ
−？ ｌ ＷＲＩ ＴＥ ’ ナト（１）ｆ−１１転送
を伴なうコマンドに対して、前記のデータバッファメモ
リを有するサブシステムの動作が説明されている。しか
し、前記以外のコマンドに対してデータバックアメモリ
？有効に使用する方法については特に明らかにされてい
ない。
０号に示されたものがある〜これにはＩ几ＥＡＤ ｌ
−？ ｌ ＷＲＩ ＴＥ ’ ナト（１）ｆ−１１転送
を伴なうコマンドに対して、前記のデータバッファメモ
リを有するサブシステムの動作が説明されている。しか
し、前記以外のコマンドに対してデータバックアメモリ
？有効に使用する方法については特に明らかにされてい
ない。
本発明の目的は、データバックアメモリを有する外Ｎ記
憶システムにおけるデータ転送コマンド、動作制御コマ
ンドに対して、高いスループットの得られる動作制御方
式を提供することにある。
憶システムにおけるデータ転送コマンド、動作制御コマ
ンドに対して、高いスループットの得られる動作制御方
式を提供することにある。
コンビエータシステムの外部記憶装置に２いて、将来ア
クセスされるであろうデータを予め記憶媒体より読本出
し、データバックアメモリに格納して３（ことにより、
ＣＰＵと外部記憶装置の閾のデータ転送効率を向上でき
る。
クセスされるであろうデータを予め記憶媒体より読本出
し、データバックアメモリに格納して３（ことにより、
ＣＰＵと外部記憶装置の閾のデータ転送効率を向上でき
る。
本発明は、データ転送時だけではなく、記憶媒体の動作
時にも、データバッファメモリを傅効忙１４ｉｌＪ御し
てスループットを向上させるものである。
時にも、データバッファメモリを傅効忙１４ｉｌＪ御し
てスループットを向上させるものである。
而して、本発明はＣＰＵと、外部記憶手段との間のデー
タ転送路中に、１時的にデータを格納するデータバッフ
ァを有し、記憶手段上の複数のデータブロックを予めこ
のデータバッファへの読み出し得る外部記憶装置におい
て、上記読み出したデータの量を保持する第１の保持手
段と、上記読み出したデータのうちＣＰＵへ転送した量
を保持する第２の保持手段と、記憶手段上に特殊なマー
クを検出する手段及びそれを保持する手段を設け、上記
ＣＰＵから与えられるコマンド処理の制御を行なう様忙
構成したものである。
タ転送路中に、１時的にデータを格納するデータバッフ
ァを有し、記憶手段上の複数のデータブロックを予めこ
のデータバッファへの読み出し得る外部記憶装置におい
て、上記読み出したデータの量を保持する第１の保持手
段と、上記読み出したデータのうちＣＰＵへ転送した量
を保持する第２の保持手段と、記憶手段上に特殊なマー
クを検出する手段及びそれを保持する手段を設け、上記
ＣＰＵから与えられるコマンド処理の制御を行なう様忙
構成したものである。
本発明の好適な実施例として、磁気テープサブシステム
に適用した場合について説明する。
に適用した場合について説明する。
磁気テープサブシステムは、磁気テープ装置（以下ＭＴ
Ｕと略す）と磁気テープ制御装置（以下ＭＴＣと略す）
により構成される。第１図は本発明の実施例であるＭＴ
Ｃの構成を示す。
Ｕと略す）と磁気テープ制御装置（以下ＭＴＣと略す）
により構成される。第１図は本発明の実施例であるＭＴ
Ｃの構成を示す。
ＣＰＵから転送されるデータはチャネルインタフェース
１を介してデータバッファ２へ格納される。データバッ
ファ２へ格納された時点であたかも磁気テープへ書き込
んだがごとくＣＰＵへ終了報告を行なう。その後データ
バッファ２に格納されたデータをＷＲデータフロー５、
ＭＴＵインタフェース４を経由してＭＴＵへ転送し、磁
気テープへの書き込みを行なう動作をＭＴＣ単独で行な
５゜これにより、ＣＰＵの負荷とチャネルのデータ転送
効率を上げることは既知の技術である。
１を介してデータバッファ２へ格納される。データバッ
ファ２へ格納された時点であたかも磁気テープへ書き込
んだがごとくＣＰＵへ終了報告を行なう。その後データ
バッファ２に格納されたデータをＷＲデータフロー５、
ＭＴＵインタフェース４を経由してＭＴＵへ転送し、磁
気テープへの書き込みを行なう動作をＭＴＣ単独で行な
５゜これにより、ＣＰＵの負荷とチャネルのデータ転送
効率を上げることは既知の技術である。
一方ＭＴＵにおいて磁気テープから読み出されたデータ
は、ＭＴυインタフェース４、几Ｄデータ７０−５を経
由してデータバッファ２へ格納され、チャネルインタフ
ェース１を介してＣＰＵへ転送される。この際、１個の
’ＲＥＡＤＩ命令で複数のブロックを先読みし、デルタ
バッファ２へ格納しておく。次の’ＲＥＡＤｌ命令に対
してはデータバッファ２内のデータを転送することによ
り、ＣＰＵからのアクセス時間を短くできる。ＭＴＣ内
の各部はマイクロプロセッサ６により制御される。
は、ＭＴυインタフェース４、几Ｄデータ７０−５を経
由してデータバッファ２へ格納され、チャネルインタフ
ェース１を介してＣＰＵへ転送される。この際、１個の
’ＲＥＡＤＩ命令で複数のブロックを先読みし、デルタ
バッファ２へ格納しておく。次の’ＲＥＡＤｌ命令に対
してはデータバッファ２内のデータを転送することによ
り、ＣＰＵからのアクセス時間を短くできる。ＭＴＣ内
の各部はマイクロプロセッサ６により制御される。
第２図は本発明の詳細な説明する図である。
マイクロプロセッサ６は内部にカウンタ７とカウンタ８
およびＴＭフラグ９を有する。カラ。
およびＴＭフラグ９を有する。カラ。
り７はデータバッファ２内へ先読みされたブロックの数
を保持し、カウンタ８はその中でチャネルへ既釦転送さ
れたブロック数を保持する。
を保持し、カウンタ８はその中でチャネルへ既釦転送さ
れたブロック数を保持する。
今、カウンタ７とカウンタ８の内容が一致しており、か
つマイクロプロセッサ６が先読みを必要であると判断し
た場合、マイクロプロセッサ６はＭＴＵＫ対しテープの
読み取り開始を指示すると共に、カウンタ７とカウンタ
８をクリアする。マイクロプロセッサ６はＭＴＵから読
み取られたブロックがデータバッファ２へ格納される毎
にカウンタ７を＋１し、その値が所定の値になった時に
ＭＴＵに対して読み止りを終了させる。または、所定の
値になる前にテープマークブロックを検出した時に、Ｍ
ＴＵに対して読み止りを終了させると共にカウンタ？を
千１させ、ＴＭフラグ９をセットする。
つマイクロプロセッサ６が先読みを必要であると判断し
た場合、マイクロプロセッサ６はＭＴＵＫ対しテープの
読み取り開始を指示すると共に、カウンタ７とカウンタ
８をクリアする。マイクロプロセッサ６はＭＴＵから読
み取られたブロックがデータバッファ２へ格納される毎
にカウンタ７を＋１し、その値が所定の値になった時に
ＭＴＵに対して読み止りを終了させる。または、所定の
値になる前にテープマークブロックを検出した時に、Ｍ
ＴＵに対して読み止りを終了させると共にカウンタ？を
千１させ、ＴＭフラグ９をセットする。
一方マイクロプロセッサ６は、ＣＰＵに対ｕてはチャネ
ルインタフェース１を介して以下の動作制御を行なう。
ルインタフェース１を介して以下の動作制御を行なう。
ＣＰＵから’ＲＥＡＤ’コマンドを受は取った時には、
データバッファ２内のデータを１ブロツク、チャネルイ
ンタフェース１を介してＣＰＵへ転送するとともに、カ
ウンタ８の値を＋１す。
データバッファ２内のデータを１ブロツク、チャネルイ
ンタフェース１を介してＣＰＵへ転送するとともに、カ
ウンタ８の値を＋１す。
る。
ＣＰＵからＩＦＯＲＷＡＲＤ ５ＰＡＣＥ ＢＬＯＣＫ
Ｉコマンドを受は取った時には、ＣＰＵへはデータ転送
を行なわず、カウンタ８の値のみ＋１するう ＣＰＵからＩＦＯＲＷＡＲＩ）８ＰＡＬＥ ＦＩＬＥ
＋コマンドを受は取った時には、ＴＭ７ラグ９を調べ、
セットされていれば、カウンタ７、カウンタ８の両方を
クリアして終了する。一方、この７ラグ９がセットされ
ていなければ、ＭＴＵに対して磁気テープを順方向へ移
動させる様に指示し、テープマークを検出したら停止さ
せて終了する、磁気テープを逆方向に動作させる場合も
上記と同様の制御により実現できる一テープの動作方向
を変えるコマンドを受は取った場合には、カウンタ７と
カウンタ８の差のブロック分、磁気テープを現在と逆方
向へ動作させた後、コマンドを実行する。
Ｉコマンドを受は取った時には、ＣＰＵへはデータ転送
を行なわず、カウンタ８の値のみ＋１するう ＣＰＵからＩＦＯＲＷＡＲＩ）８ＰＡＬＥ ＦＩＬＥ
＋コマンドを受は取った時には、ＴＭ７ラグ９を調べ、
セットされていれば、カウンタ７、カウンタ８の両方を
クリアして終了する。一方、この７ラグ９がセットされ
ていなければ、ＭＴＵに対して磁気テープを順方向へ移
動させる様に指示し、テープマークを検出したら停止さ
せて終了する、磁気テープを逆方向に動作させる場合も
上記と同様の制御により実現できる一テープの動作方向
を変えるコマンドを受は取った場合には、カウンタ７と
カウンタ８の差のブロック分、磁気テープを現在と逆方
向へ動作させた後、コマンドを実行する。
本実施例により、ＩＷＲＩＴＥ書や１ＲＥＡＤ’等のデ
ータ転送時だけでなく、ＩＦＯＲＷＡＲＤＳＰＡＣＥ
ＢＬＯＣＫ ＩやＩＦＯ几ＷＡＲ，Ｄ８ＰｋＣＥ Ｆ
ＩＬＥ’の様なＭＴＵの動作制御コマンドについても、
ＭＴＵを実際に動作させることな（、コマンドを実行を
完了することができるため、スループット向上が図れる
。
ータ転送時だけでなく、ＩＦＯＲＷＡＲＤＳＰＡＣＥ
ＢＬＯＣＫ ＩやＩＦＯ几ＷＡＲ，Ｄ８ＰｋＣＥ Ｆ
ＩＬＥ’の様なＭＴＵの動作制御コマンドについても、
ＭＴＵを実際に動作させることな（、コマンドを実行を
完了することができるため、スループット向上が図れる
。
本発明によれば、データ転送を行なうコマンドに加えて
、記憶媒体の動作制御に関するコマンドに対しても、デ
ータバッファを活用した制御が可能である。従って、デ
ータ転送を行なうコマンドや動作制御コマンドを芙際に
記憶媒体を動作させる場合に比べて高速で実行を完了で
き、ＣＰＵと外部記憶装置間の情報転送のスループット
を向上することができる。
、記憶媒体の動作制御に関するコマンドに対しても、デ
ータバッファを活用した制御が可能である。従って、デ
ータ転送を行なうコマンドや動作制御コマンドを芙際に
記憶媒体を動作させる場合に比べて高速で実行を完了で
き、ＣＰＵと外部記憶装置間の情報転送のスループット
を向上することができる。
第１図は、本発明の一実施例による磁気テープ制御装置
のブロック図、第２図は、マイクロプロセッサの概略を
表わす図。 １ ・・・・・・チャネルインタフェース２・・・・・
・データバッファ ６・・・・・・ＷＲデータ７０− ４・・・・・・ＭＴＵインタフェース ５・・・・・・ＲＤデータフロー ６・・・・・・マイクロプロセッサ ７・・・・・・カウンタＡ ８・・・・・・カウンタＢ ９・・・・・・ＴＭフラグ
のブロック図、第２図は、マイクロプロセッサの概略を
表わす図。 １ ・・・・・・チャネルインタフェース２・・・・・
・データバッファ ６・・・・・・ＷＲデータ７０− ４・・・・・・ＭＴＵインタフェース ５・・・・・・ＲＤデータフロー ６・・・・・・マイクロプロセッサ ７・・・・・・カウンタＡ ８・・・・・・カウンタＢ ９・・・・・・ＴＭフラグ
Claims (1)
- ＣＰＵと、外部記憶手段との間のデータ転送路中に、１
時的にデータを格納するデータバッファを有し、記憶手
段上の複数のデータブロックを予めこのデータバッファ
への読み出し得る外部記憶装置において、上記読み出し
たデータの量を保持する第１の保持手段と、上記読み出
したデータのうちＣＰＵへ転送した量を保持する第２の
保持手段と、記憶手段上に特殊なマークを検出する手段
及びそれを保持する手段を設け、上記ＣＰＵから与えら
れるコマンド処理の制御を行なうことを特徴とする外部
記憶装置の制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215030A JPS6275751A (ja) | 1985-09-30 | 1985-09-30 | 外部記憶装置の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60215030A JPS6275751A (ja) | 1985-09-30 | 1985-09-30 | 外部記憶装置の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6275751A true JPS6275751A (ja) | 1987-04-07 |
Family
ID=16665583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60215030A Pending JPS6275751A (ja) | 1985-09-30 | 1985-09-30 | 外部記憶装置の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6275751A (ja) |
-
1985
- 1985-09-30 JP JP60215030A patent/JPS6275751A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1166730A5 (ja) | ||
| JPS627572B2 (ja) | ||
| JPS58151660A (ja) | 磁気デイスク制御装置 | |
| JP2523715B2 (ja) | 磁気ディスク装置 | |
| JPH0535415A (ja) | 情報記憶装置 | |
| JPS6275751A (ja) | 外部記憶装置の制御方式 | |
| JPH04111113A (ja) | ハードディスクエミュレータ | |
| EP0974910A2 (en) | Apparatus and method for storing retrievable boundary information into a buffer memory of a receiving device | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPS5917653A (ja) | 磁気デイスク制御装置のデ−タ転送方式 | |
| JPH054693B2 (ja) | ||
| JP2789772B2 (ja) | 磁気ディスクリフォーマット方式 | |
| JPS6347937Y2 (ja) | ||
| JPH01297756A (ja) | データ転送制御装置 | |
| JPS5916066A (ja) | デ−タ転送方式 | |
| JPS63136359A (ja) | 自動ブロツキング制御装置 | |
| JPS6053326B2 (ja) | 入出力制御装置のデ−タ２重記録方式 | |
| JPH0261721A (ja) | バッファメモリの制御装置 | |
| JPH02227754A (ja) | デイスクキヤツシユ制御方式 | |
| JPH02195443A (ja) | 出力装置の照合記録方式 | |
| JPS63181023A (ja) | デ−タ転送方法 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPH01184671A (ja) | 磁気テープ制御方式 | |
| JPS58225464A (ja) | 外部記憶サブシステム | |
| JPS62128322A (ja) | 入出力制御方式 |