JPH0261721A - バッファメモリの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は磁気ディスク装置、磁気テープ装置等のデータ
記録装置とホスト計算機との間に設けられたバッファメ
モリを効率良く制御するバッファメモリの制御装置に関
する。

［従来の技術］ 一般に、磁気テープ装置又は磁気ディスク装置等のデー
タ記録装置とホスト計算機との間のデータ転送は、バッ
ファメモリを介して行なっている。

これは、データ記録装置のデータ転送速度とホスト計算
機のデータ転送速度が異なったり、ホスト計算機がデー
タ記録装置以外の他の機器にも接続されている場合があ
るからである。

第２図はバッファメモリを介してデータ転送を行なう従
来のシステムの構成図である。第２図において、１はバ
ッファメモリ、２は磁気ディスク等のデータ記録装置、
３はホスト計算機、４はバッファメモリ１とホスト計算
機３とのインターフェイスバスである。

バッファメモリ１はいわゆるリングバッファ方式になっ
ている。このリングバッファ方式はデータ記録装置２か
ら読み出されたデータを、バッファメモリ１の先頭アド
レスから順次書き込み、バッファメモリ１に書き込まれ
たデータを、バッファメモリ１に書き込まれた順に、イ
ンターフェイスバス４を介してホスト計算機３に転送す
る構成になっている。この場合、バッファメモリ１の最
終のアドレスまでデータを書き込んだときは、再びバッ
ファメモリ１の先頭アドレスから順に書き込む。ただし
、バッファメモリ１に書き込まれたデータがホスト計算
機３に転送されていないときは、データ記録装置２から
バッファメモリ１へのデータの書き込み動作を停止する
必要がある。

なお、データのバッファメモリ１への書き込み動作及び
バッファメモリ１からホスト計算機３への読み出し動作
は見掛上同時に行なわれる。

バッファメモリ１とホスト計算機３とのインターフェイ
スバス４としては、例えばＡＮＳＩ−８Ｃ８Ｉ（Ｓｍａ
ｌｌ　ＣｏＩＩｐｕｔｅｒ　５ｙｓｔｅｌＩＩｎｔｅｒ
ｒａｃｅ）を使用している。このインターフェイスバス
４はホスト計算機３とバッファメモリ１との論理的な接
続・解放が可能であって、データ転送が終了しないうち
においても、必要に応じて解放して、他の機器が占有で
きるようになっている。

［発明が解決しようとする課題］ ところで、データ記録装置２から読み出されたデータを
ホスト計算機３に転送する場合、バッファメモリ１から
ホスト計算機３へのデータ転送速度が、データ記録装置
２からバッファメモリ１へのデータ転送速度より速いと
き、バッファメモリ１に転送されたデータを即座にホス
ト計算機３に転送すると、データ記録装置２とバッファ
メモリ１との間の転送時間に合わせることになるので、
ホスト計算機３がインターフェイスバス４を常時占有し
、システム全体としてのバス効率が低下する。

従って、データ記録装置２から読み出されたデータをバ
ッファメモリ１に一定量蓄積してから、ホスト計算機３
に一度に転送するようにして、バス効率の改善を図って
いた。即ち、少なくともバッファメモリ１に一定量のデ
ータが蓄積されるまでは、ホスト計算機３とバッファメ
モリ１とに対しては、インターフェイスバス４は解放さ
れ、バス効率が良くなる。

しかし、バッファメモリ１からホスト計算機３へのデー
タ転送速度が、データ記録装置２からバッファメモリ１
へのデータ転送速度より遅いときは、全体の転送時間が
長くなるという問題点があった。

本発明は上記問題点を解決するためになされたもので、
データ記録装置２からバッファメモリ１へのデータ転送
速度とバッファメモリ１からホスト計算機３へのデータ
転送速度との速度比率の差によって生じるバス効率の低
下及び転送時間の悪化を除去し、種々の条件において、
最良の条件でデータ転送ができるバッファメモリの制御
装置を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るバッファメモリの制御装置は、第１のデー
タ記憶手段からバッファメモリに、所定バイト数のデー
タを転送するのに要する第１の転送時間を検出する第１
の転送時間検出手段と、バッファメモリから第２のデー
タ記憶手段に、データを転送するのに要する第２の転送
時間を検出する第２の転送時間検出手段と、第１の転送
時間と第２の転送時間との大小関係に応じて、バッファ
メモリから第２のデータ記憶手段にデータの転送を開始
するデータ蓄積量を設定するデータ蓄積量設定手段とを
備えている。

［作　用コ 上記構成のバッファメモリの制御装置は、第１の転送時
間検出手段及び第２の転送時間検出手段がそれぞれ第１
のデータ記憶手段からバッファメモリに所定バイト数の
データを転送するのに要する第１の転送時間及びバッフ
ァメモリから第２のデータ記憶手段に同量のデータを転
送するのに要する第２の転送時間を検出すると、データ
蓄積量設定手段が第１の転送時間と第２の転送時間との
大小関係に応じて、バッファメモリから第２のデータ記
憶手段にデータの転送を開始するデータ蓄積量を設定す
ることにより、バッファメモリからホスト計算機へのデ
ータ転送を開始するデータ蓄積量を最適値にする。

［実施例］ 以下、本発明の一実施例を添付図面を参照して詳細に説
明する。

第１図は本発明の一実施例に係るバッファメモリの制御
装置のブロック図である。第１図において、］はデータ
記録装置２とホスト計算機３との間で転送されるデータ
を一時的に記憶するバッファメモリ、５はバッファメモ
リ１にデータを書き込むときのアドレスを出力する書込
アドレス発生回路、６は読出バッファメモリ１からデー
タを読み出すときのアドレスを出力するアドレス発生回
路、７はバッファメモリ１にデータを書き込むときは、
書込アドレス発生回路５が出力するアドレス、バッファ
メモリ１からデータを読み出すときは、読出アドレス発
生回路６が出力するアドレスをバッファメモリ１に出力
する切替回路、８はデータ記録装置２からバッファメモ
リ１にデータを転送するとき、バッファメモリ１からホ
スト計算機３にデータを転送するときに切り替わる切替
回路、９はバッファメモリ１に対する書き込み制御及び
読み出し制御、切替回路７及び８の切替制御並びにバッ
ファメモリ１のデータ蓄積量を計数する制御回路、ＩＯ
はデータ転送の開始、停止の制御、バッファメモリ１の
データ蓄積量の管理を行なうマイクロプロセッサ、１１
はバッファメモリ１とデータ記録装置２及びバッファメ
モリ１とホスト計算機３、それぞれの。データ転送に要
した時間を計測するタイマ回路である。

次に、第１図に示したバッファメモリの制御装置の動作
について、第３図及び第４図のフローチャートを参照し
て説明する。なお、第３図はホスト計算機３に対してデ
ータ転送を開始するデータ蓄積量を設定するフローチャ
ート、第４図は設定したデータ蓄積量によるデータ転送
のフローチャートである。

（１）ステップ８１〜Ｓ４ 制御回路９は切替回路７及び８を書込アドレス発生回路
５側及びデータ記録装置２側にそれぞれ切り替えて、デ
ータ記録装置２からＭバイトのデータを読み出して、読
み出したデータを切替回路８を介してバッファメモリ１
に書き込む（ステップＳ　Ｌ　）。なお、バッファメモ
リ１に書き込むデータは、例えばデータ記録装置２の記
録単位、１２８バイト又は２５６バイトとする。

このとき、タイマ回路１１はＭバイトのデータがバッフ
ァメモリ１に転送されるのに要する時間ＴＤＢ（ＳＥＣ
）を計測する（ステップＳ２）。

次いで、制御回路９は切替回路７及び８を読出アドレス
発生回路６側及びホスト計算機３側にそれぞれ切り替え
て、バッファメモリ１に記憶されているＭバイトのデー
タを切替回路８を介してホスト計算機３に転送する（ス
テップＳ３）。

このとき、タイマ回路１１はＭバイトのデータがホスト
計算機３に転送されるのに要する時間”ＢＨ（ＳＥＣ）
を計４−１する（ステップ３４）。

（２）ステップ８５〜Ｓ９ マイクロプロセッサ９はタイマ回路１１が計測した転送
時間を比較する（ステップ８５）。

このとき、バッファメモリ１からホスト計算機３への転
送時間ＴＢｌｌが、データ記憶装置２からバッファメモ
リ１への転送時間ＴＤＢより長いときは、バッファメモ
リ１からホスト計算機３にデータの転送を開始するデー
タ蓄積量をバッファメモリ１の最小転送単位、例えば１
バイトに設定する（ステップ３６）。即ち、バッファメ
モリ１に１バイトであっても、データが転送されると直
ちにホスト計算機３に転送することになる。

又、バッフ７メモリ１からホスト計算機３への転送時間
ＴＢＨが、データ記憶装置２からバッファメモリ１への
転送時間”ＤＢより短いときは、転送速度の比 ＴＢｌｌ／ＴＤＢ を算出しくステップＳ７）、算出した転送速度の比によ
って、第５図に示したテーブルを参照する。

第５図に示したテーブルは予め算出したバス効率を最良
とする転送速度の比に対するバッファメモリ１のデータ
蓄積量を対応させたものである。

マイクロプロセッサ９は算出した転送速度の比をテーブ
ルの転送速度の比と多い順に比較して（ステップＳ８）
、算出した転送速度の比よりもテーブルの転送速度の比
が小さいか等しくなったときに、対応するデータ蓄積量
を設定する（ステップＳ９）。例えば、算出した転送速
度の比が０．５のときは、テーブルの転送速度の比０．
４に対応するデータ蓄積ｆｆ１１．９Ｎを設定する。

制御回路９は以後、バッファメモリ１のデータ蓄積量が
設定したデータ蓄積量になる度毎に、バッファメモリ１
からホスト計算機３にデータを転送することになる。

（３）ステップ８１０〜ＳＬ４ 制御回路９は切替回路７及び８を書込アドレス発生回路
５及びデータ記録装置２側にそれぞれ切り替えて、デー
タ記録装置２から読み出したデータを切替回路８を介し
てバッファメモリ１に書き込むとともに（ステップ８１
０　）　、バッファメモリ１に書き込んだデータ量を計
数する（ステップ５１１）。

制御回路９はデータ記録装置２からのデータの転送が終
了したとき（ステップＳ１２　）　、又は設定したデー
タ蓄積量が計数しているデータ蓄積量に達したときは（
ステップＳ１３　’）　、切替回路７及び８を読出アド
レス発生回路６側及びホスト計算機３側にそれぞれ切り
替えて、バッファメモリ１に記憶されているデータを切
替回路７を介してホスト計算機３に転送する（ステップ
５１４）。

（４）ステップ８１５ バッファメモリ１に蓄積されたデータを転送した後は、
転送を終了するまでステップ３１０〜８１４を繰り返し
て実行する。

データ記録装置２からのデータ転送が終了したときは、
バッファメモリ１内のデータ蓄積量に拘らず、ホスト計
算機３へのデータの転送を開始する。

なお、本実施例では転送速度の比に対応する最適なデー
タ蓄積量とをテーブルにしたが、計算式で算出してもよ
い。

［発明の効果］ 以上説明したように本発明によれば、第１のデータ記憶
手段からバッファメモリ及びバッファメモリから第２の
データ記憶手段へのデータの転送時間を計測し、その計
測結果に応じてバッファメモリから第２の記憶手段にデ
ータ転送を開始するバッファメモリのデータ蓄積量を設
定するようにしたので、ホスト計算機の転送速度が速い
ときはバス効率が良く、　又ホスト計算機の転送速度が
遅いときは、転送速度の短いデータ転送をできるバッフ
ァメモリの制御装置を得るという効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例に係るバッファメモリの制御
装置のブロック図、第２図はバッファメモリを介してデ
ータ転送を行なう従来のシステムの構成図、第３図はデ
ータ蓄積量を設定するフローチャート、第４図は設定し
たデータ蓄積量によるデータ転送のフローチャート、第
５図は転送速度の比に対する最適なデータ蓄積量を示す
テーブルである。 １・・・バッファメモリ、２・・・データ記録装置、３
・・・ホスト計算機、５・・・書込アドレス発生回路、
６・・・読出アドレス発生回路、７．８・・・切替回路
、９・・・制御回路、１０・・・マイクロプロセッサ、
１１・・・タイマ回路。 第 図 デニタ蓄オ雪１１１てまるチー５７！デＪ差−第４図

Claims (1)

1. 【特許請求の範囲】 バッファメモリを介して第１のデータ記憶手段及び第２
   のデータ記憶手段相互間でデータ転送するバッファメモ
   リの制御装置において、 第１のデータ記憶手段からバッファメモリに、所定バイ
   ト数のデータを転送するのに要する第１の転送時間を検
   出する第１の転送時間検出手段と、バッファメモリから
   第２のデータ記憶手段に、前記所定バイト数のデータを
   転送するのに要する第２の転送時間を検出する第２の転
   送時間検出手段と、 第１の転送時間と第２の転送時間との大小関係に応じて
   、バッファメモリから第２のデータ記憶手段にデータの
   転送を開始するデータ蓄積量を設定するデータ蓄積量設
   定手段と、を備えたことを特徴とするバッファメモリの
   制御装置。