JPH01184876A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01184876A JPH01184876A JP610188A JP610188A JPH01184876A JP H01184876 A JPH01184876 A JP H01184876A JP 610188 A JP610188 A JP 610188A JP 610188 A JP610188 A JP 610188A JP H01184876 A JPH01184876 A JP H01184876A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- electrode
- gate
- heat
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、さらに詳しくは、例え
ば、タングステンシリサイドなどの耐熱性金属によつソ
゛形成したゲート電極を有するトランジスタ、特にマイ
クロ波ＩＣに適用される場合などでのトランジスタにお
いて、同ゲート電極構造を改良した半導体装置に係るも
のである。
ば、タングステンシリサイドなどの耐熱性金属によつソ
゛形成したゲート電極を有するトランジスタ、特にマイ
クロ波ＩＣに適用される場合などでのトランジスタにお
いて、同ゲート電極構造を改良した半導体装置に係るも
のである。
従来から、この種のゲート電極をタングステンシリサイ
ドなどの耐熱性金属によって形成させる半導体装置では
、一般的にそのゲート抵抗が大きくて、例えば、これを
マイクロ波ＩＣなどへ応用するような場合には、雑音特
性などの高周波特性に関して問題を生ずるために、この
場合、一般的には、ゲート電極となるタングステンシリ
サイドなどの耐熱性金属の上に、さらに、金などの低抵
抗金属を積層させた構造にして、そのゲート抵抗を低下
させるようにしている。
ドなどの耐熱性金属によって形成させる半導体装置では
、一般的にそのゲート抵抗が大きくて、例えば、これを
マイクロ波ＩＣなどへ応用するような場合には、雑音特
性などの高周波特性に関して問題を生ずるために、この
場合、一般的には、ゲート電極となるタングステンシリ
サイドなどの耐熱性金属の上に、さらに、金などの低抵
抗金属を積層させた構造にして、そのゲート抵抗を低下
させるようにしている。
こＳで、このように構成される従来例での半導体装置の
平面パターンの概要を第３図に示し、また、同第３図で
のＩＶ−ＩＶ線部の断面を第一４図に示す。
平面パターンの概要を第３図に示し、また、同第３図で
のＩＶ−ＩＶ線部の断面を第一４図に示す。
すなわち、これらの第３図、第４図従来例構成において
、符号１１は図示省略したがそれぞれの所定部分に活性
層を形成した半導体基板であって、１２はそのソース電
極、１３は同ドレイン電極、１４は同タングステンシリ
サイドなどの耐熱性金属を用いたゲート電極を示し、こ
れらによって公知のようにトランジスタ、こＳではマイ
クロ波ＩＣなどに適用する一つのトランジスタを構成し
ており、また、１５は接地導体、１６は層間絶縁膜、１
７はゲート電極１４上に積層させた金などの低抵抗金属
層である。
、符号１１は図示省略したがそれぞれの所定部分に活性
層を形成した半導体基板であって、１２はそのソース電
極、１３は同ドレイン電極、１４は同タングステンシリ
サイドなどの耐熱性金属を用いたゲート電極を示し、こ
れらによって公知のようにトランジスタ、こＳではマイ
クロ波ＩＣなどに適用する一つのトランジスタを構成し
ており、また、１５は接地導体、１６は層間絶縁膜、１
７はゲート電極１４上に積層させた金などの低抵抗金属
層である。
そして、このときのゲート電極１４としての単位ゲート
電極幅は、−数的に１００〜２００μｌ程度に形成され
るのが通常であり、マイクロ波ＩＣなどに適用するトラ
ンジスタでの全体のゲート電極幅は３００〜２０００μ
ｍ程度にされる。
電極幅は、−数的に１００〜２００μｌ程度に形成され
るのが通常であり、マイクロ波ＩＣなどに適用するトラ
ンジスタでの全体のゲート電極幅は３００〜２０００μ
ｍ程度にされる。
しかして、前記マイクロ波ＩＣに適用するトランジスタ
、特に低雑音性が要求される回路に用いられるトランジ
スタの場合にあっては、そのゲート抵抗右よびソース抵
抗のそれぞれがトランジスタの雑音特性に大きく影響す
ることが知られている。
、特に低雑音性が要求される回路に用いられるトランジ
スタの場合にあっては、そのゲート抵抗右よびソース抵
抗のそれぞれがトランジスタの雑音特性に大きく影響す
ることが知られている。
こ）で、トランジスタの雑音特性は、次式で表わし得る
。すなわち。
。すなわち。
チ
Ｆ＝ １＋にｆＴが巧ア司 ・・−（１）■
である。
なお、この（１）式において、Ｆは雑音指数、 Ｋ／は
フィッティングパラメータ、ＪＴは電流増幅度が１にな
る周波数、ｆは動作させる周波数、 ３−は相互コンダ
クタンス、Ｒ）はゲート抵抗、 Ｒｓはソース抵抗であ
る。
フィッティングパラメータ、ＪＴは電流増幅度が１にな
る周波数、ｆは動作させる周波数、 ３−は相互コンダ
クタンス、Ｒ）はゲート抵抗、 Ｒｓはソース抵抗であ
る。
また、ゲート抵抗Ｒ＞は、同様に次式で表わし得る。す
なわち。
なわち。
Ｒ１＝局Ｐ”３Ｔ／Ｎ （Ｐ＝に？／吟・与） −−
−−−−（２）である。
−−−−（２）である。
なお、この（２）式において、Ｋ）はゲート金属抵抗率
、ＷＥＴはゲート電極の全幅、 ｄｌはゲート電極の厚
さ、 Ｉｌｃ＃はゲート長、Ｎはゲートフィンガー本数
である。
、ＷＥＴはゲート電極の全幅、 ｄｌはゲート電極の厚
さ、 Ｉｌｃ＃はゲート長、Ｎはゲートフィンガー本数
である。
そして、この場合、トランジスタのゲート電極は、前記
した単位ゲート電極５を並列に複数配置した構造であり
、こＳで、例えば、βの値は、単位ゲート電極５として
耐熱性金属のタングステンシリサイドを用いたときには
、約３Ω／口、低抵抗金属の金を用いたときには、約０
．２Ω／口である。
した単位ゲート電極５を並列に複数配置した構造であり
、こＳで、例えば、βの値は、単位ゲート電極５として
耐熱性金属のタングステンシリサイドを用いたときには
、約３Ω／口、低抵抗金属の金を用いたときには、約０
．２Ω／口である。
前記したように、従来、タングステンシリサイドなどの
耐熱性金属によって形成したゲート電極を用いるトラン
ジスタを、マイクロ波ＩＣなどへ応用する場合には、そ
のゲート抵抗が大きいことから、ゲート電極となるタン
グステンシリサイドなどの耐熱性金属上に、さらに、金
などの低抵抗金属を積層させて、ゲート抵抗を低下させ
なければならず、従って、装置の製造工程が徒らに複雑
化することを避けられず、かつ製造歩留りも低下すると
云う不利があり、また一方では、上層の低抵抗金属が、
下層の耐熱性金属と反応したりするとか、あるいは、同
耐熱性金属中に拡散したりして、そのショットキー特性
を劣化させるなどの間厘点があった。
耐熱性金属によって形成したゲート電極を用いるトラン
ジスタを、マイクロ波ＩＣなどへ応用する場合には、そ
のゲート抵抗が大きいことから、ゲート電極となるタン
グステンシリサイドなどの耐熱性金属上に、さらに、金
などの低抵抗金属を積層させて、ゲート抵抗を低下させ
なければならず、従って、装置の製造工程が徒らに複雑
化することを避けられず、かつ製造歩留りも低下すると
云う不利があり、また一方では、上層の低抵抗金属が、
下層の耐熱性金属と反応したりするとか、あるいは、同
耐熱性金属中に拡散したりして、そのショットキー特性
を劣化させるなどの間厘点があった。
従って、この発明の目的とするところは、従来例装置で
のこのような間屈点に鑑み、タングステンシリサイドな
どを用いるゲート電極の構成を可及的に簡略化させると
共に、併せて、そのゲート抵抗を低下させ得るようにし
た。この種の半導体装置を提供することである。
のこのような間屈点に鑑み、タングステンシリサイドな
どを用いるゲート電極の構成を可及的に簡略化させると
共に、併せて、そのゲート抵抗を低下させ得るようにし
た。この種の半導体装置を提供することである。
前記の目的を達成させるために、この発明に係る半導体
装置は、タングステンシリサイドなどの耐熱性金属を用
いて形成した所定幅のゲート電極を有するトランジスタ
構造において、前記所定幅のゲート電極をｌＯ〜５０μ
膿程度の所定幅からなる個々の単位電極の集合体とし、
これらの各単位ゲート電極の複数本を並列に配置させて
、マイクロ波ＩＣに適用される場合などでの、所期の３
００〜２０００μｍ程度のゲート電極幅を得るようにし
たものである。
装置は、タングステンシリサイドなどの耐熱性金属を用
いて形成した所定幅のゲート電極を有するトランジスタ
構造において、前記所定幅のゲート電極をｌＯ〜５０μ
膿程度の所定幅からなる個々の単位電極の集合体とし、
これらの各単位ゲート電極の複数本を並列に配置させて
、マイクロ波ＩＣに適用される場合などでの、所期の３
００〜２０００μｍ程度のゲート電極幅を得るようにし
たものである。
（作 用〕
すなわち、この発明においては、タングステンシリサイ
ドなどの耐熱性金属を用いて形成され、かつｌＯ〜５０
μｍ程度の所定幅からなる単位ゲート電極を設け、その
複数本、つまりゲートフィンガー本数を増して並列に配
置形成させることで、マイクロ波ＩＣに適用される場合
などでの、所期の３００〜２０００μｍ程度のゲート電
極幅を得ているために、特にタングステンシリサイドな
どの耐熱性金属上に、金などの低抵抗金属を積層させる
ことなしに、ゲート電極自体の抵抗を極めて簡単な構成
により低下できて、トランジスタにおける雑音特性など
の高周波特性を大幅に改善し得るのである。
ドなどの耐熱性金属を用いて形成され、かつｌＯ〜５０
μｍ程度の所定幅からなる単位ゲート電極を設け、その
複数本、つまりゲートフィンガー本数を増して並列に配
置形成させることで、マイクロ波ＩＣに適用される場合
などでの、所期の３００〜２０００μｍ程度のゲート電
極幅を得ているために、特にタングステンシリサイドな
どの耐熱性金属上に、金などの低抵抗金属を積層させる
ことなしに、ゲート電極自体の抵抗を極めて簡単な構成
により低下できて、トランジスタにおける雑音特性など
の高周波特性を大幅に改善し得るのである。
以下、この発明に係る半導体装置の一実施例につき、第
１図および第２図を参照して詳細に説明する。
１図および第２図を参照して詳細に説明する。
第１図はこの実施例を適用した半導体装置の概要構成を
模式的に示す平面パターン図であり、また、第２図は同
上半導体装置の第１図ｎ−ｎ線部における断面図である
。
模式的に示す平面パターン図であり、また、第２図は同
上半導体装置の第１図ｎ−ｎ線部における断面図である
。
すなわち、これらの第１図、第２図実施例構成において
も、符号′１はこの場合１図示省略したが所定部分にそ
れぞれ各活性層を形成した半導体基板を示し、２はソー
ス電極、３はドレイン電極、４は耐熱性金属１例えば、
タングステンシリサイドを用いたゲート電極であって、
これらの各電極は、前記各活性層上で所期通りに相互に
並列に配置形成されており、また、前記ゲート電極４に
ついては、これをｌＯ〜５０μｍ程度の所定幅からなる
単位ゲート電極とし、この単位ゲート電極の複数本を並
列に配置形成させることによって、こＳでもマイクロ波
ＩＣに適用される場合などでの、所期の３００〜２００
０μの程度のゲート電極幅を得るようにし、かつまた、
前記ソース電極２およびドレイン電極３のそれぞれにつ
いても、これらの各ゲート電極４の配置形成に対応して
、所期通りに配置形成させである。
も、符号′１はこの場合１図示省略したが所定部分にそ
れぞれ各活性層を形成した半導体基板を示し、２はソー
ス電極、３はドレイン電極、４は耐熱性金属１例えば、
タングステンシリサイドを用いたゲート電極であって、
これらの各電極は、前記各活性層上で所期通りに相互に
並列に配置形成されており、また、前記ゲート電極４に
ついては、これをｌＯ〜５０μｍ程度の所定幅からなる
単位ゲート電極とし、この単位ゲート電極の複数本を並
列に配置形成させることによって、こＳでもマイクロ波
ＩＣに適用される場合などでの、所期の３００〜２００
０μの程度のゲート電極幅を得るようにし、かつまた、
前記ソース電極２およびドレイン電極３のそれぞれにつ
いても、これらの各ゲート電極４の配置形成に対応して
、所期通りに配置形成させである。
さらに、２ａは前記各ソース電極２のそれぞれをコンタ
クトホール２ｂを通して相互に接続するための配線層、
３ａは前記各ドレイン電極３のそれぞれを相互に接続す
るための配線層、４ａは前記各ゲート電極４のそれぞれ
をコンタクトホール２ｂを通して相互に接続するための
配線層であり、５は基板の裏面側に設けられる接地導体
、６は基板上に形成される層間絶縁膜である。
クトホール２ｂを通して相互に接続するための配線層、
３ａは前記各ドレイン電極３のそれぞれを相互に接続す
るための配線層、４ａは前記各ゲート電極４のそれぞれ
をコンタクトホール２ｂを通して相互に接続するための
配線層であり、５は基板の裏面側に設けられる接地導体
、６は基板上に形成される層間絶縁膜である。
従って、この実施例構造のトランジスタでは、耐熱性金
属を用い、１０〜５０μｍ程度の狭い幅にした単位ゲー
ト電極４を、耐熱性金属により複数本並列に配置形成さ
せて、マイクロ波ＩＣに適用される場合などでの、所期
の３００〜２０００μｍ程度のゲート電極幅を得るよう
にしているために、従来例でのように、タングステンシ
リサイドなどの耐熱性金属上に、あらためて金などの低
抵抗金属を積層させる必要がなく、同種トランジスタに
比較するとき、極めて簡単な構成により、ゲート電極４
自体の抵抗を格段に低下させることができて、トランジ
スタにあける雑音特性などの高周波特性を大幅に改善で
き、前記したように、これを低雑音性の要求されるマイ
クロ波ＩＣなどにも容易に適用可能にし得るのである。
属を用い、１０〜５０μｍ程度の狭い幅にした単位ゲー
ト電極４を、耐熱性金属により複数本並列に配置形成さ
せて、マイクロ波ＩＣに適用される場合などでの、所期
の３００〜２０００μｍ程度のゲート電極幅を得るよう
にしているために、従来例でのように、タングステンシ
リサイドなどの耐熱性金属上に、あらためて金などの低
抵抗金属を積層させる必要がなく、同種トランジスタに
比較するとき、極めて簡単な構成により、ゲート電極４
自体の抵抗を格段に低下させることができて、トランジ
スタにあける雑音特性などの高周波特性を大幅に改善で
き、前記したように、これを低雑音性の要求されるマイ
クロ波ＩＣなどにも容易に適用可能にし得るのである。
なお、前記実施例においては、この発明をトランジスタ
の耐熱性蚕属によるゲート電極に適用する場合について
述べたが、耐熱性金属を用いる電極であれば、そのほか
、例えばバイポーラトランジスタのベース電極とか、ダ
イオードの電極などに対してもそれぞれに適用できるこ
とは勿論であり、またこＮで、これらの対象装置に用い
られる基板に関しても、必ずしも半絶縁性の基板である
必要はなく、導電性の基板を用いる場合にも適用可能で
あって、それぞれに同様な作用、効果が得られることは
勿論である。
の耐熱性蚕属によるゲート電極に適用する場合について
述べたが、耐熱性金属を用いる電極であれば、そのほか
、例えばバイポーラトランジスタのベース電極とか、ダ
イオードの電極などに対してもそれぞれに適用できるこ
とは勿論であり、またこＮで、これらの対象装置に用い
られる基板に関しても、必ずしも半絶縁性の基板である
必要はなく、導電性の基板を用いる場合にも適用可能で
あって、それぞれに同様な作用、効果が得られることは
勿論である。
以上詳述したように、この発明によれば、耐熱性金属を
用いて形成したゲート電極を有するトランジスタ構造に
おいて、ゲート電極をｌＯ〜５０μｍ程度の所定幅から
なる単位電極とし、この単位ゲート電極の複数本を並列
に配置形成させて、所期の３００〜２０００μｍ程度の
ゲート電極幅を得るようにしたから、同ゲート電極自体
の抵抗を格段に低下できて、この種のトランジスタにお
ける雑音特性などの高周波特性を大幅に改善し得るほか
、構造的にも比較的簡単であって、容易に実施できるな
どの優れた特長を有するものである。
用いて形成したゲート電極を有するトランジスタ構造に
おいて、ゲート電極をｌＯ〜５０μｍ程度の所定幅から
なる単位電極とし、この単位ゲート電極の複数本を並列
に配置形成させて、所期の３００〜２０００μｍ程度の
ゲート電極幅を得るようにしたから、同ゲート電極自体
の抵抗を格段に低下できて、この種のトランジスタにお
ける雑音特性などの高周波特性を大幅に改善し得るほか
、構造的にも比較的簡単であって、容易に実施できるな
どの優れた特長を有するものである。
第１図はこの発明に係る半導体装置の一実施例による概
要構成を模式的に示す平面パターン図、第２図は同上半
導体装置の第１図ｎ−ｎ線部における断面図であり、ま
た、第３図は従来例による半導体装置の概要構成を模式
的に示す平面パターン図、第４図は同上半導体装置の第
３図ＩＶ−ＩＶ線部における断面図である。 １・・・・半導体基板、２・・・・ソース電極、２ａ・
・・・ソース電極の配線層、３・・・・ドレイン電極、
３ａ・・・・ドレイン電極の配線層、４・・・・ゲート
電極、４ａ・・・・ゲート電極の配線層、５・・・・接
地導体、６・・・・層間絶縁膜。 代理人 大 岩 増 雄 ョ」 第３図 第４図
要構成を模式的に示す平面パターン図、第２図は同上半
導体装置の第１図ｎ−ｎ線部における断面図であり、ま
た、第３図は従来例による半導体装置の概要構成を模式
的に示す平面パターン図、第４図は同上半導体装置の第
３図ＩＶ−ＩＶ線部における断面図である。 １・・・・半導体基板、２・・・・ソース電極、２ａ・
・・・ソース電極の配線層、３・・・・ドレイン電極、
３ａ・・・・ドレイン電極の配線層、４・・・・ゲート
電極、４ａ・・・・ゲート電極の配線層、５・・・・接
地導体、６・・・・層間絶縁膜。 代理人 大 岩 増 雄 ョ」 第３図 第４図
Claims (1)
- タングステンシリサイドなどの耐熱性金属を用いて形
成した所定幅のゲート電極を有するトランジスタ構造に
おいて、前記所定幅のゲート電極を１０〜５０μｍ程度
の所定幅からなる個々の単位電極の集合体とし、これら
の各単位ゲート電極の複数本を並列に配置させて、マイ
クロ波ＩＣに適用される場合などでの、所期の３００〜
２０００μｍ程度のゲート幅を得るようにしたことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63006101A JP2527778B2 (ja) | 1988-01-13 | 1988-01-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63006101A JP2527778B2 (ja) | 1988-01-13 | 1988-01-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01184876A true JPH01184876A (ja) | 1989-07-24 |
| JP2527778B2 JP2527778B2 (ja) | 1996-08-28 |
Family
ID=11629110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63006101A Expired - Lifetime JP2527778B2 (ja) | 1988-01-13 | 1988-01-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2527778B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146667A (ja) * | 1990-10-09 | 1992-05-20 | Mitsubishi Electric Corp | 半導体装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092688A (ja) * | 1973-12-14 | 1975-07-24 | ||
| JPS55117283A (en) * | 1979-03-02 | 1980-09-09 | Sanyo Electric Co Ltd | Gallium arsenide field effect transistor |
| JPS6346779A (ja) * | 1986-08-15 | 1988-02-27 | Nec Corp | 半導体装置 |
-
1988
- 1988-01-13 JP JP63006101A patent/JP2527778B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5092688A (ja) * | 1973-12-14 | 1975-07-24 | ||
| JPS55117283A (en) * | 1979-03-02 | 1980-09-09 | Sanyo Electric Co Ltd | Gallium arsenide field effect transistor |
| JPS6346779A (ja) * | 1986-08-15 | 1988-02-27 | Nec Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04146667A (ja) * | 1990-10-09 | 1992-05-20 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2527778B2 (ja) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI236045B (en) | Non-repeated and non-uniform width seal ring | |
| CN106252310B (zh) | 半导体器件及其制造方法 | |
| US9093433B2 (en) | Using bump bonding to distribute current flow on a semiconductor power device | |
| US5592006A (en) | Gate resistor for IGBT | |
| JP6941693B2 (ja) | 半導体デバイス及びその製造方法 | |
| JP3593371B2 (ja) | 絶縁ゲート半導体装置 | |
| CN102893392A (zh) | 采用孤岛拓扑结构的高密度氮化镓器件 | |
| JP2020077756A (ja) | 半導体装置および半導体装置の製造方法 | |
| TW202215217A (zh) | 感光元件 | |
| US4008484A (en) | Semiconductor device having multilayered electrode structure | |
| JPH10242169A (ja) | 半導体装置 | |
| JPH01184876A (ja) | 半導体装置 | |
| US12322605B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US8963658B2 (en) | Micropstrip transmission line/coplanar waveguide (CPW) transistor structure | |
| CN106856199B (zh) | 显示面板及其制造方法 | |
| CN104600099B (zh) | 晶体管装置 | |
| JP2504498B2 (ja) | 半導体装置 | |
| GB2535484B (en) | Wafer metallization of high power semiconductor devices | |
| JPS6015970A (ja) | 半導体装置 | |
| CN119545863B (zh) | 一种短沟道场效应晶体管、其制备方法及电子器件 | |
| JPS62232965A (ja) | 半導体装置 | |
| JPH09232334A (ja) | 化合物半導体装置 | |
| CN209374454U (zh) | 功率晶体管装置 | |
| JP3533796B2 (ja) | 半導体装置の製造方法 | |
| JP3201374B2 (ja) | 半導体装置の製造方法 |