JPH0118611B2 - - Google Patents

Info

Publication number
JPH0118611B2
JPH0118611B2 JP19360983A JP19360983A JPH0118611B2 JP H0118611 B2 JPH0118611 B2 JP H0118611B2 JP 19360983 A JP19360983 A JP 19360983A JP 19360983 A JP19360983 A JP 19360983A JP H0118611 B2 JPH0118611 B2 JP H0118611B2
Authority
JP
Japan
Prior art keywords
frequency
address
data
division ratio
ratio setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP19360983A
Other languages
English (en)
Other versions
JPS6085629A (ja
Inventor
Takeaki Oohira
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaesu Musen Co Ltd
Original Assignee
Yaesu Musen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaesu Musen Co Ltd filed Critical Yaesu Musen Co Ltd
Priority to JP19360983A priority Critical patent/JPS6085629A/ja
Publication of JPS6085629A publication Critical patent/JPS6085629A/ja
Publication of JPH0118611B2 publication Critical patent/JPH0118611B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)

Description

【発明の詳細な説明】 本発明は無線通信機に係わり、特に送受信用の
周波数データを記憶するメモリを設けた無線通信
機に関する。
従来の無線通信機には第1図に示すように送信
周波数および受信周波数に係わる周波数データを
記憶するメモリ10を設けたものがある。メモリ
10に書き込むには操作パネル11に設けたアド
レス指定ダイヤル12を回転しメモリ10のアド
レスを指定する。また、周波数調整ダイヤル14
を回転しデイスプレイ34で調整中の周波数デー
タをデイスプレイする。所望の周波数データがデ
イスプレイされたら書き込み釦13を押す。デイ
スプレイ34には書き込み動作が行こなわれたこ
とを示すマークが表示される。この表示は約1秒
後に消える。メモリ10に書き込まれた周波数デ
ータを読み出し、かつ、運用するにはメモリモー
ド釦17を押下する。メモリモード釦17を押下
するとアドレス指定ダイヤル12の回転位置に応
じたアドレスのデータエリヤに記憶されている周
波数データがデータバス10aから読み出され
て、モード選択用データバス切換器19の子側デ
ータバス19b親側データバス19cを経由して
PLL回路4のプログラマブルカウンタ9へ並列
出力される。運用モードが受信モードのときは
PLL回路4の端子4aから混合器3のローカル
側に出力されるローカル信号に応じた希望信号が
アンテナ1、RFユニツト2、混合器3を経由し
て選択される。制御をメモリモードからダイヤル
モードに変更したいときはダイヤルモード釦18
を押下してモード選択用データバス切換器19を
復旧し、子側のデータバス19aと親側データバ
ス19cとを閉成する。この場合、の周波数デー
タはパルス積算カウンタで形成された分周比設定
回路20の計数値で定まる。分周比設定回路20
の計数値はアツプ釦15、ダウン釦16から出力
される加、減算パルスまたは周波数調整ダイヤル
14の回転角に応じた数値で可変となる。実際の
回路ではMHz以下が可変域で、上位はバンド選択
手段で定める。また、周波数調整ダイヤルの一回
転当り可変域を変更するためのレンジ切換釦等が
設けられている。分周比設定回路20で生成され
る周波数データは上位桁、下位桁をふくめて数字
釦(図示してない)等で直接設定できるほかメモ
リ10から読み出し釦K1を操作してデータバス
20aを介して設定することもできる。モード選
択用データバス切換器19の機能を送受信切換に
使用するとたすきがけ運用が実施できる。また、
クラリフアイヤ機能(動作時受信周波数可変で復
旧時に初期値となる)等が設けられる。図中符号
5は基準信号発振器、6は位相比較器、7はロー
パスフイルタ、8は電圧制御発振器である。
上述した従来の無線通信機ではメモリ10に書
き込む周波数データ、読み出された周波数データ
および分周比設定回路20から出力される周波数
データ、並びに分周比設定回路20へ入力される
設定情報(加減算パルス、バンド情報、数字釦等
で形成される周波数データ)との間のデータ受授
に係わる論理構造が明確でない。このため操作性
が悪く、かつ各種操作部材並びに関係回路が必要
となり、操作パネル11のスペースフアクタが低
下し、かつ部品点数が増加する等の欠点を有して
いる。
本発明は上述した点にかんがみなされたもので
周波数データを記憶するメモリと周波数調整操作
で生成される周波数データとの間の連累を合理化
し操作性を向上した無線通信機を提供することを
目的とする。
本発明には複数の分周比設定手段が設けてあ
る。このそれぞれの分周比設定手段とメモリとの
間のデータの受授をメモリのアドレス指定操作と
周波数調整操作で定めるようになつている。平常
はそれぞれの分周比設定手段には指定されたアド
レスのデータエリヤとの間で書き込み動作が行こ
なわれる。読み出し動作はアドレス指定操作直後
に初めて周波数調整操作をされた分周比設定手段
に対して行こなわれる構造となつている。
以下、本発明による無線通信機の一実施例を第
2図にしたがつて説明する。
第2図と第1図で同一のものには同一符号を付
してあるから説明を省略する。
第2図において、20aはA側分周比設定回
路、20bはB側分周比設定回路である。A側分
周比設定回路20aとB側分周比設定回路20b
は能動側指定釦29の操作に応じて動作する能動
側指定スイツチ31により能動側が指定される。
設定された分周比(以下、周波数データという)
は能動、非能動に係わらず送受信用データバス切
換器32の子側データバス32a並びに32bへ
出力される。また、同時にデイスプレイ34で表
示される。能動となつたA側分周比設定回路20
aまたはB側分周比設定回路20bは加減算パル
ス計数、書き込み動作、読み出し動作が可能とな
る。
12はアドレス指定ダイヤルである。アドレス
指定ダイヤル12はロータリ形スイツチで形成さ
れ子接点M1〜Moと親接点12aを有し、子接点
M1〜Moのいずれか1つが親接点12aと接触し
てアドレスデータを生成する。親接点12aはア
ドレス指定操作中隣接した子接点M1〜Moとの間
で瞬断過程があり、この瞬断過程で発生する瞬断
パルスを瞬断パルス検出器27へ出力する。
アドレス指定操作検出回路はパルスエツジを検
出する瞬断パルス検出器27とフリツプフロツプ
回路28で構成されている。アドレス指定ダイヤ
ル12が操作されるとアドレス指定ダイヤル12
の親接点12aに瞬断パルスが発生する。瞬断パ
ルス検出器27は瞬断パルスを受けて動作しフリ
ツプフロツプ回路28をセツトする。
能動側計数動作検出手段は能動側指定釦29で
動作する加減算パルス切換器30とA側パルスエ
ツジ検出器21aおよびB側パルスエツジ検出器
21bで構成される。周波数調整ダイヤル14、
アツプ釦15、ダウン釦16等の加減算パルス発
生手段から送出される加減算パルスは加減算パル
ス切換器30で切換えられてA側パルスエツジ検
出器21aまたはB側パルスエツジ検出器21b
へ出力される。
フリツプフロツプ回路28がセツトされている
ときA側パルスエツジ検出器21aが動作すると
A側読み出し制御回路22aが制御される。制御
によりアドレスレジスタ26のアドレスデータは
Aアドレススイツチ24aの閉成された常開接点
群を経由してAアドレスレジスタ25aへ蓄積さ
れる。同時にメモリ10のRD端子に読み出し制
御信号が出力されるのでAアドレスレジスタ25
aに蓄積されたアドレスデータのデーターエリヤ
に記憶されている周波数データはデータバス10
aを介して能動中のA側分周比設定回路20aへ
読み出される。読み出し動作終了時点でフリツプ
フロツプ回路27はリセツトされる。フリツプフ
ロツプ回路27がリセツトされているときはA側
パルスエツジ検出器21aからX′−X結線を介
してA側書き込み制御回路23aへ出力されてい
る制御信号は有効となりA側書き込み制御回路2
3aはメモリ10に対して書き込み制御を行こな
う。
B側分周比設定回路20bはB側パルスエツジ
検出器21b、B側読み出し制御回路22b、B
アドレススイツチ24b、B側書き込み制御回路
23b、Bアドレスレジスタ25bが設けられA
側と同様な動作シーケンスとなる。
ここで、メモリ18の1番地に周波数データ
50.420.0MHz、2番地に50.540.0MHz、3番地に
145.540.0MHzが記憶されているとする。Aアド
レスレジスタ25aのアドレスデータが1、Bア
ドレスレジスタ25bのアドレスデータが2のとき
はA側分周比設定回路20aの周波数データは
50.420.0MHz、B側分周比設定回路20bの周波
数データは50.540.0MHzとなつている。A側、B
側共に微調整可能で、かつ微調整結果は直ちにそ
れぞれのアドレスのデータエリヤへ書き込まれ
る。
アドレス指定ダイヤル12を回転し子接点M2
を指定するとアドレスレジスタ26のアドレスデ
ータは2となる。能動側指定釦29を操作してA
側を能動とする。周波数調整ダイヤル14を操作
するとAアドレスレジスタ25aのアドレスデー
タは2となり、周波数データは50.540.0MHzとな
り2番地の周波数データはA側に支配される。ア
ドレス指定ダイヤル12で子接点M1を指定しB
側を能動とする1番地の周波数データはB側の支
配を受ける。つまりデータバス32aと32bの
周波数データがレバースしたことになる。3番地
を指定しA側で制御すると3番地の周波数データ
145.540.0MHzが読出されるのでバンド指定を行
こなうことなく直ちに送受信が出来る。
周波数調整ダイヤ14の1回転当り可変範囲は
下位桁(フアインチユーニングでkHz、通常は数
10kHz)に限られているから周波数調整ダイヤル
14の機械的位置で保存されている周波数データ
は下位桁で変更できないだけでなくメモリ10の
周波数データを書き換えてしまう。この対策とし
て読み出し動作時に周波数調整ダイヤル14の1
回転当り可変範囲をフアインチユーニング動作に
切換えて置く回路を設けるとよい。なお、MHz以
下の可変範囲を得るには、はねかえり釦で形成さ
れているMHz釦を周波数調整ダイヤル14と併用
するようになつているから上位桁が影響を受ける
ことはない。
書き込み禁止釦を設け、書き込み禁止釦を復旧
したとき再び読み出し動作を行こなうよう回路を
構成するとクラリフアイヤ動作(受信周波数微調
整可、復旧後微調整前の周波数データとなる)が
容易となる。
周波数調整ダイヤ14を2個設けた場合は能動
側指定釦29は省略してもよい。
本発明になる無線通信機は加減算パルスを計数
する第1および第2の分周比設定手段と、メモリ
のアドレスを指定するアドレス指定手段と、アド
レス指定操作を検出するアドレス指定操作検出手
段と、計数動作の開始を識別し能動となつた第1
または第2の分周比設定手段を識別する能動側計
数動作検出手段と、能動側計数動作検出手段とア
ドレス指定検出手段の動作に応じて指定されたア
ドレスのデータエリヤから能動となつた第1また
は第2の分周比設定手段へ周波数データを読み出
す読み出し手段と、指定されたアドレスのデータ
エリヤへ能動となつた第1または第2の分周比設
定手段から周波数データを書き込む書き込み手段
と、を具備した構成としてあるためメモリに記憶
されている2つの周波数データが常に調整可能状
態で生成できる特長を有している。このため送受
信周波数を自由に調整できかつ操作性を向上でき
る効果がある。
【図面の簡単な説明】
第1図は従来の無線通信機のブロツク図、第2
図は本発明による無線通信機の一実施例を示すブ
ロツク図である。図中符号1はアンテナ、2は
RFユニツト、3は混合器、4はPLL回路、5は
基準信号発振器、6は位相比較器、7はローパス
フイルタ、8は電圧制御発振器、9はプログラマ
ブルカウンタ、10はメモリ、11は操作パネ
ル、12はアドレス指定ダイヤル、13は書き込
み釦、14は周波数調整ダイヤル15はアツヅ
釦、16はダウン釦、17はメモリモード釦、1
8はダイヤルモード釦、19はモード選択用デー
タバス切換器、20は分周比設定回路、20aは
A側分周比設定回路、20bはB側分周比設定回
路、21aはA側パルスエツジ検出器、21bは
B側パルスエツジ検出器、22aはA側読み出し
制御回路、22bはB側読み出し制御回路、23
aはA側書き込み制御回路、23bはB側書き込
み制御回路、24aはAアドレススイツチ、24
bはBアドレススイツチ、25aはAアドレスレ
ジスタ、25bはBアドレスレジスタ、26はア
ドレスレジスタ、27は瞬断パルス検出器、28
はフリツプフロツプ回路、29は能動側指定釦、
30は加減算パルス検出器、31は能動側指定ス
イツチ、32は送受信用データバス切換器、33
は送受信切換釦、34はデイスプレイ、K1は読
み出し釦である。

Claims (1)

    【特許請求の範囲】
  1. 1 データバスから入力された周波数データによ
    り分周比が決定されるプログラマブルカウンタを
    設けたPLL回路と、上記周波数データを記憶す
    るメモリと、上記周波数データを出力すべくパル
    ス積算カウンタで形成された分周比設定手段と、
    上記分周比設定手段へ加減算パルスを送出して上
    記周波数データを生成する周波数調整手段と、を
    具備した無線通信機において、上記加減算パルス
    を計数する第1および第2の上記分周比設定手段
    と、上記メモリのアドレスを指定するアドレス指
    定手段と、アドレス指定操作を検出するアドレス
    指定操作検出手段と、上記計数動作の開始を識別
    し能動となつた第1または第2の上記分周比設定
    手段を識別する能動側計数動作検出手段と、上記
    能動側計数動作検出手段ならびに上記アドレス指
    定操作検出手段の動作に応じて指定されたアドレ
    スのデータエリヤから能動となつた第1または第
    2の上記分周比設定手段へ周波数データを読み出
    す読み出し手段と、指定されたアドレスのデータ
    エリヤへ能動となつた第1または第2の上記分周
    比設定手段から周波数データを書き込む書き込み
    手段と、を具備し、第1、第2の分周比設定手段
    で生成された周波数データで送受信するよう構成
    したことを特徴とする無線通信機。
JP19360983A 1983-10-17 1983-10-17 無線通信機 Granted JPS6085629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19360983A JPS6085629A (ja) 1983-10-17 1983-10-17 無線通信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19360983A JPS6085629A (ja) 1983-10-17 1983-10-17 無線通信機

Publications (2)

Publication Number Publication Date
JPS6085629A JPS6085629A (ja) 1985-05-15
JPH0118611B2 true JPH0118611B2 (ja) 1989-04-06

Family

ID=16310790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19360983A Granted JPS6085629A (ja) 1983-10-17 1983-10-17 無線通信機

Country Status (1)

Country Link
JP (1) JPS6085629A (ja)

Also Published As

Publication number Publication date
JPS6085629A (ja) 1985-05-15

Similar Documents

Publication Publication Date Title
JPS5828968B2 (ja) Pll方式周波数シンセサイザチュ−ナ
EP0455821B1 (en) Receiver
US4306309A (en) Memory control circuit for a television receiver
JPH0118611B2 (ja)
JPH0118612B2 (ja)
JPH0526834Y2 (ja)
JPH0223096B2 (ja)
JP2867675B2 (ja) 受信装置
JPH0230926Y2 (ja)
JP2529367B2 (ja) 電子式チュ―ナ
JPH0220181B2 (ja)
JPS5951776B2 (ja) 受信装置
JPS587090B2 (ja) 受信装置
JPS5953725B2 (ja) 受信装置
JPS6251543B2 (ja)
JP2759979B2 (ja) シンセサイザ方式のラジオ受信機
JPS5828931B2 (ja) センキヨクソウサモ−ドキリカエソウチ
JPH05175789A (ja) ラジオ受信機
JPS6123878Y2 (ja)
JP2542930B2 (ja) 電圧シンセサイザ方式の受信装置
JPH0420284B2 (ja)
JPH0434577Y2 (ja)
JP3072667B2 (ja) スーパーヘテロダイン受信機
JP2784822B2 (ja) シンセサイザ方式のラジオ受信機
JPH0746782B2 (ja) 受信機