JPS5953725B2 - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPS5953725B2 JPS5953725B2 JP53143761A JP14376178A JPS5953725B2 JP S5953725 B2 JPS5953725 B2 JP S5953725B2 JP 53143761 A JP53143761 A JP 53143761A JP 14376178 A JP14376178 A JP 14376178A JP S5953725 B2 JPS5953725 B2 JP S5953725B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- storage device
- storage devices
- circuit
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
本発明はプリセット同調を行なうことのできる受信装置
に関する。
に関する。
従来この種受信周装置に於ては、受信周波数を記憶する
記憶装置を１個のみ設けていたため、次のような問題が
生じる。
記憶装置を１個のみ設けていたため、次のような問題が
生じる。
例えば複数人が別々に自己の選択に係る放送局の周波数
をその単一の記憶装置に混在して記憶せしめてプリセッ
トしておくと、受信時に記憶装置に記憶されている受信
周波数を選択し、之に基づいて同調手段の同調を採る場
合、自己の選択に係る放送局と他のそれとの区別が付か
なくなつたり、あるいは記憶装置に記憶されている自己
の選択に係る放送局の周波数が他の者によつてこれと異
なる放送局の周波数に変更せしめられる可能性があり、
実用上不便であつた。又、単一人であつても、放送帯域
、放送方式及び放送内容等の放送の種類を異にする多数
の放送局がある場合には、之等放送局から任意の局を選
択してその受信周波数を単一の記憶装置に混在して記憶
せしめておくと、受信時に記憶装置に記憶されている受
信周波数を放送の種類別に選択することが困難となつて
しまう。
をその単一の記憶装置に混在して記憶せしめてプリセッ
トしておくと、受信時に記憶装置に記憶されている受信
周波数を選択し、之に基づいて同調手段の同調を採る場
合、自己の選択に係る放送局と他のそれとの区別が付か
なくなつたり、あるいは記憶装置に記憶されている自己
の選択に係る放送局の周波数が他の者によつてこれと異
なる放送局の周波数に変更せしめられる可能性があり、
実用上不便であつた。又、単一人であつても、放送帯域
、放送方式及び放送内容等の放送の種類を異にする多数
の放送局がある場合には、之等放送局から任意の局を選
択してその受信周波数を単一の記憶装置に混在して記憶
せしめておくと、受信時に記憶装置に記憶されている受
信周波数を放送の種類別に選択することが困難となつて
しまう。
そこで、受信周波数を記憶する記憶装置を複数設けると
共に、この複数の記憶装置を選択する選択手段を設け、
選択手段中の操作スイッチを切換えることにより複数の
記憶装置を選択するようにすれば、複数個の受信機を設
けなくても上述の問題が容易に解決されるものである。
共に、この複数の記憶装置を選択する選択手段を設け、
選択手段中の操作スイッチを切換えることにより複数の
記憶装置を選択するようにすれば、複数個の受信機を設
けなくても上述の問題が容易に解決されるものである。
ところが、このようにすると次のような新たな問題が生
じる。
じる。
複数の記憶装置のうちのある記憶装置に受信周波数を書
込んでいる途中に他の記憶装置に切換えられると、切換
前の記憶装置への受信周波数の書込みが未完となり、受
信周波数の完・全な書込みはできなくなる。又、ある記
憶装置より受信周波数を読出している途中に他の記憶装
置に切換えられると、前の記憶装置より読出された受信
周波数が途中まで同調手段に供給されてそのま・残つて
いると、後に改フめて記憶装置から読出された受信周波
数を同調手段に供給した場合、同調手段の同調周波数が
後の受信周波数に確実に設定されていない虞がある。
込んでいる途中に他の記憶装置に切換えられると、切換
前の記憶装置への受信周波数の書込みが未完となり、受
信周波数の完・全な書込みはできなくなる。又、ある記
憶装置より受信周波数を読出している途中に他の記憶装
置に切換えられると、前の記憶装置より読出された受信
周波数が途中まで同調手段に供給されてそのま・残つて
いると、後に改フめて記憶装置から読出された受信周波
数を同調手段に供給した場合、同調手段の同調周波数が
後の受信周波数に確実に設定されていない虞がある。
かかる点に鑑み、本発明は上述の各問題点を共に解決し
た受信装置を提供せんとするものであ５る。以下に第１
図及び第２図を参照して、本発明をＡＭ／ＦＭシンセサ
イザラジオ受信機に適用した一実施例につき詳細に説明
する。
た受信装置を提供せんとするものであ５る。以下に第１
図及び第２図を参照して、本発明をＡＭ／ＦＭシンセサ
イザラジオ受信機に適用した一実施例につき詳細に説明
する。
第１図に於て、１はアンテナ、２は高周波増幅回路、３
は混合回路、４は中間周波増幅回路、５は復調回路（Ａ
Ｍ検波回路又はＦＭ検波回路）、６は低周波増幅回路、
７はスピーカである。
は混合回路、４は中間周波増幅回路、５は復調回路（Ａ
Ｍ検波回路又はＦＭ検波回路）、６は低周波増幅回路、
７はスピーカである。
９は局部発振回路で、これはＰＬＬ（フエイズロツクド
ループ）周波数シンセサイザ８の可変周波数発振回路に
て構成されている。
ループ）周波数シンセサイザ８の可変周波数発振回路に
て構成されている。
尚、実際にはＡＭ，ＦＭの２系統の受信回路系を必要と
するが、第１図では簡単のため一系統のみを図示してい
る。次にＰＬＬ周波数シンセサイザ８について説明する
。ＰＬＬ周波数シンセサイザ８では局部発振回路として
の可変周波数発振回路９の発振出力はプリスケーラ１０
で適当な分周比に分周されてプログラマブル分周器１１
に供給される。
するが、第１図では簡単のため一系統のみを図示してい
る。次にＰＬＬ周波数シンセサイザ８について説明する
。ＰＬＬ周波数シンセサイザ８では局部発振回路として
の可変周波数発振回路９の発振出力はプリスケーラ１０
で適当な分周比に分周されてプログラマブル分周器１１
に供給される。
この分周器１１は後述する分周比設定レジスタ１５の出
力データによつて所定の分周比に設定される。分周器１
１の分周出力は位相比回路１２に供給されて基準周波数
発振器（水晶発振器）１３の発振出力と位相比較され、
その比較誤差出力は低域通過淵波器１４に供給され、そ
の出力が可変周波数発振回路９に発振周波数制御信号と
して供給される。１６，１７は複数、本例では２個の記
憶装置であり、これ等は夫々複雑、本例では８個の受信
周波数メモリ部１６ａ，１７ａを具備している。
力データによつて所定の分周比に設定される。分周器１
１の分周出力は位相比回路１２に供給されて基準周波数
発振器（水晶発振器）１３の発振出力と位相比較され、
その比較誤差出力は低域通過淵波器１４に供給され、そ
の出力が可変周波数発振回路９に発振周波数制御信号と
して供給される。１６，１７は複数、本例では２個の記
憶装置であり、これ等は夫々複雑、本例では８個の受信
周波数メモリ部１６ａ，１７ａを具備している。
これ等の受信周波数メモリ部１６ａ，１７ａには例えば
任意に予め選定された夫々８局の受信周波数が記憶され
得る。５９は複数の記憶装置１６，１７の一つを選択す
る選択手段、８０は選択された記憶装置１６又は１７よ
り読み出された受信周波数に同調を採るための、プログ
ラマブル分周器１１及び分周比設定レジスタ１５で構成
される同調手段である。
任意に予め選定された夫々８局の受信周波数が記憶され
得る。５９は複数の記憶装置１６，１７の一つを選択す
る選択手段、８０は選択された記憶装置１６又は１７よ
り読み出された受信周波数に同調を採るための、プログ
ラマブル分周器１１及び分周比設定レジスタ１５で構成
される同調手段である。
分周比設定レジスタ１５には手動操作によつて受信周波
数を設定すべく制御パルス供給端子３３，３４が設けら
れており、第２図の筐体の前面パネル６０の電源スイツ
チ釦７０、ＦＭ／ＡＭ切換えスイツチ釦７１．アツプ及
びダウン周波数設定用釦４３，４４を操作することによ
り発振器（図示せず）から分周比設定用制御パルスが端
子３３，３４に供給され、これによりプログラマブル分
周器１１の分周比が設定され、これに基づく受信周波数
が表示部７２でデジタル表示される。Ｉ次に複数の記憶
装置１６，１７を選択する選択手段５９について説明す
る。
数を設定すべく制御パルス供給端子３３，３４が設けら
れており、第２図の筐体の前面パネル６０の電源スイツ
チ釦７０、ＦＭ／ＡＭ切換えスイツチ釦７１．アツプ及
びダウン周波数設定用釦４３，４４を操作することによ
り発振器（図示せず）から分周比設定用制御パルスが端
子３３，３４に供給され、これによりプログラマブル分
周器１１の分周比が設定され、これに基づく受信周波数
が表示部７２でデジタル表示される。Ｉ次に複数の記憶
装置１６，１７を選択する選択手段５９について説明す
る。
これは、操作スイツチ２１とこの操作スイツチ２１の操
作による複数の記憶装置１６，１７の選択切換時に書込
み又は読出し中の記憶装置のその書込み又は読出しが終
了するまで他の記憶装置への切換選択を保留する保留手
段７５とから成つている。操作スイツチ２１は第２図の
切換摘子２１ａを記憶装置１６，１７に対応したプログ
ラム１，２に切換える毎に一時的にオンとなるスイツチ
である。
作による複数の記憶装置１６，１７の選択切換時に書込
み又は読出し中の記憶装置のその書込み又は読出しが終
了するまで他の記憶装置への切換選択を保留する保留手
段７５とから成つている。操作スイツチ２１は第２図の
切換摘子２１ａを記憶装置１６，１７に対応したプログ
ラム１，２に切換える毎に一時的にオンとなるスイツチ
である。
操作スイツチ２１の一端は直流電源２２を通じて接地さ
れ、他端は抵抗器５１を通じて接地される。スイツチ２
１と抵抗器５１との接続中点はコンデンサ５３及び抵抗
器５４より成る微分回路５２の入力端子に接続され、微
分回路５２の出力端子が単安定マルチバイブレータ５５
の入力端子に接続される。単安定マルチバイブレータ５
５は微分回路５２の微分出力のうちの正の微分パルスで
トリガされ、その出力はアンド回路５６に供給される。
又、後述する中央処理装置１８の書込み・読出し制御信
号発生回路３６よりの書込み及び読出し制御信号がノア
回路５７を通じてアンド回路５６に供給される。そして
、アンド回路５６あ出力がＤ形フリツプフロツプ回路５
８のＣ（クロツク）入力端子に供給される。フリツプフ
ロツプ回路５８に於ては、Ｑ出力端子がＤ（データ）入
力端に接続され、Ｓ（セツト）入力端チ及びＲ（りセツ
ト）入力端子は接地される。そして、フリツプフロツプ
回路５８のＱ及びＱ出力端子よりの出力が夫々記憶装置
１６，１７のチツプセレクト端子に供給されるようにな
されでいる。尚、単安定マルチバイブレータ５５より出
力される矩形波の時間幅は、記憶装置１６又は１７の各
メモリー部に対する書込み時間及び読出し時間のいずれ
の時間よりも僅か大に選ばれる。かくして、操作スイツ
チ２１がオンとされた場合それに応じて単安定マルチバ
イブレータ５５から矩形波信号が出力され、記憶装置１
６又は１７の読出し又は書込みが終了したとき又は読出
し及び書込みのいずれもが行れていないときノア回路５
７から出力が得られて、アンド回路５６より出力が得ら
れ、これによりフリツプフロツプ回路５８が駆動され、
記憶装置１６，１７の一方から他方への切換えが行われ
る。
れ、他端は抵抗器５１を通じて接地される。スイツチ２
１と抵抗器５１との接続中点はコンデンサ５３及び抵抗
器５４より成る微分回路５２の入力端子に接続され、微
分回路５２の出力端子が単安定マルチバイブレータ５５
の入力端子に接続される。単安定マルチバイブレータ５
５は微分回路５２の微分出力のうちの正の微分パルスで
トリガされ、その出力はアンド回路５６に供給される。
又、後述する中央処理装置１８の書込み・読出し制御信
号発生回路３６よりの書込み及び読出し制御信号がノア
回路５７を通じてアンド回路５６に供給される。そして
、アンド回路５６あ出力がＤ形フリツプフロツプ回路５
８のＣ（クロツク）入力端子に供給される。フリツプフ
ロツプ回路５８に於ては、Ｑ出力端子がＤ（データ）入
力端に接続され、Ｓ（セツト）入力端チ及びＲ（りセツ
ト）入力端子は接地される。そして、フリツプフロツプ
回路５８のＱ及びＱ出力端子よりの出力が夫々記憶装置
１６，１７のチツプセレクト端子に供給されるようにな
されでいる。尚、単安定マルチバイブレータ５５より出
力される矩形波の時間幅は、記憶装置１６又は１７の各
メモリー部に対する書込み時間及び読出し時間のいずれ
の時間よりも僅か大に選ばれる。かくして、操作スイツ
チ２１がオンとされた場合それに応じて単安定マルチバ
イブレータ５５から矩形波信号が出力され、記憶装置１
６又は１７の読出し又は書込みが終了したとき又は読出
し及び書込みのいずれもが行れていないときノア回路５
７から出力が得られて、アンド回路５６より出力が得ら
れ、これによりフリツプフロツプ回路５８が駆動され、
記憶装置１６，１７の一方から他方への切換えが行われ
る。
又、所望の受信周波数を記憶装置１６，１７のメモリー
部１６ａ，１７ａの妊意のものに書込むには次のように
する。
部１６ａ，１７ａの妊意のものに書込むには次のように
する。
筐体の前面パネル６０のメモリー釦６１及び釦６２〜６
９のうちの１つを操作して、中央処理装置１８のアドレ
スレジスタ２０からのアドレスデータ信号をアドレスバ
スを介して記憶装置１６，］７に供給し、同時に中央処
理装置１８の書込み読出し制御信号発生回路３６からの
書込み制御信号を記憶装置１６，１７に供給することに
より、受信中の受信周波数に応じた分周器１１の分周比
データを分周比設定レジスタ］５から中央処理装置１８
のデータレジスタ３７を経由して選択された記憶装置］
６又は１７の受信周波数メモリ部１６ａ又は１７ａの選
択されたものに適宜書き込む。又、記憶装置１６，１７
の受信周波数メモリー部１６ａ，１７ａの任意のものか
ら受信周波数を読み出して、それに応じて同調手段８０
の同調を採るには次のようにする。
９のうちの１つを操作して、中央処理装置１８のアドレ
スレジスタ２０からのアドレスデータ信号をアドレスバ
スを介して記憶装置１６，］７に供給し、同時に中央処
理装置１８の書込み読出し制御信号発生回路３６からの
書込み制御信号を記憶装置１６，１７に供給することに
より、受信中の受信周波数に応じた分周器１１の分周比
データを分周比設定レジスタ］５から中央処理装置１８
のデータレジスタ３７を経由して選択された記憶装置］
６又は１７の受信周波数メモリ部１６ａ又は１７ａの選
択されたものに適宜書き込む。又、記憶装置１６，１７
の受信周波数メモリー部１６ａ，１７ａの任意のものか
ら受信周波数を読み出して、それに応じて同調手段８０
の同調を採るには次のようにする。
切換摘子２１ａを切換えて記憶装置１６，１７のいずれ
かを選択し、しかる後釦６２〜６９の一つを選択して操
作すれば、中央処理装置１８の書込み読出し制御信号発
生回路３６よりの読出し制御信号が記憶装置１６，１７
に供給されると共に、アドレスレジスタ２０からのアド
レス信号が記憶装置１６，１７に供給され、選択された
記憶装置１６又は１７の受信周波数メモリー部１６ａ又
は１７ａの選択されたものから受信周彼数が読出され、
これがデータレジスタ３７を介して分周比設定レジスタ
１５に供給され、これにより、フ治グラマブル分周器１
１の分周比が設定され、同調手段８０はその受信周波数
に同調が採られることになる。上述せる本発明受信装置
によれば、受信周波数を記憶する記憶装置を複数個設け
て之等を選択するようにしているので、次のような利点
がある。
かを選択し、しかる後釦６２〜６９の一つを選択して操
作すれば、中央処理装置１８の書込み読出し制御信号発
生回路３６よりの読出し制御信号が記憶装置１６，１７
に供給されると共に、アドレスレジスタ２０からのアド
レス信号が記憶装置１６，１７に供給され、選択された
記憶装置１６又は１７の受信周波数メモリー部１６ａ又
は１７ａの選択されたものから受信周彼数が読出され、
これがデータレジスタ３７を介して分周比設定レジスタ
１５に供給され、これにより、フ治グラマブル分周器１
１の分周比が設定され、同調手段８０はその受信周波数
に同調が採られることになる。上述せる本発明受信装置
によれば、受信周波数を記憶する記憶装置を複数個設け
て之等を選択するようにしているので、次のような利点
がある。
即ち、複数人が別々に自己の選択に係る放送局の周波数
を別個の記憶装置に各別に記憶せしめてプリセツトして
おくことができるので、受信時に記憶装置に記憶されて
いる受信周波数を選択し、之に基づいて同調手段の同調
を採る場合、自己の選択に係る放送局と他のそれとの区
別が明白に付き、あるいは記憶装置に記憶されている自
己の選択に係る放送局の周波数が他の者によつてこれと
異なる放送局の周波数に変更せしめられる可能性が少な
いので、実用上便利である。又、単一人であつても、放
送帯域、放送方式及び放送内容等の放送の種類を異にす
る多数の放送局がある場合に、之等放送局から任意の局
を選択してその受信周波数を放送の種類別に個別の記憶
装置に記憶せしめておくことにより、受信時に記憶装置
に記憶されている受信周波数を放送の種類別に選択する
ことが容易となる。
を別個の記憶装置に各別に記憶せしめてプリセツトして
おくことができるので、受信時に記憶装置に記憶されて
いる受信周波数を選択し、之に基づいて同調手段の同調
を採る場合、自己の選択に係る放送局と他のそれとの区
別が明白に付き、あるいは記憶装置に記憶されている自
己の選択に係る放送局の周波数が他の者によつてこれと
異なる放送局の周波数に変更せしめられる可能性が少な
いので、実用上便利である。又、単一人であつても、放
送帯域、放送方式及び放送内容等の放送の種類を異にす
る多数の放送局がある場合に、之等放送局から任意の局
を選択してその受信周波数を放送の種類別に個別の記憶
装置に記憶せしめておくことにより、受信時に記憶装置
に記憶されている受信周波数を放送の種類別に選択する
ことが容易となる。
更に、本発明受信装置によれば、複数の記憶装置を選択
する選択手段に上述した如き保留手段を設けているので
次のような利点がある。
する選択手段に上述した如き保留手段を設けているので
次のような利点がある。
即ち、複数の記憶装置のうちのある記憶装置に受信周波
数を書込んでいる途中に他の記憶装置に切換えても、切
換前の記憶装置への受信周波数の完全な書込みが可能と
なる。又、ある記憶装置より受信周波数を読出している
途中に他の記憶装置に切換える場合、前の記憶装置より
読出された受信周波数が途中まで洞調手段に供給されて
そのま・残ることがなく、従つて後に改めて記憶装置か
ら読出された受信周彼数を同調手段に供給した場合、同
調手段の同調周波数が後の受信周波数に確実に設定され
る。
数を書込んでいる途中に他の記憶装置に切換えても、切
換前の記憶装置への受信周波数の完全な書込みが可能と
なる。又、ある記憶装置より受信周波数を読出している
途中に他の記憶装置に切換える場合、前の記憶装置より
読出された受信周波数が途中まで洞調手段に供給されて
そのま・残ることがなく、従つて後に改めて記憶装置か
ら読出された受信周彼数を同調手段に供給した場合、同
調手段の同調周波数が後の受信周波数に確実に設定され
る。
第１図は本発明の一実施例を示すプロツク線図、第２図
は第１図の実施例の筐体の前面パネルを示す正面図であ
る。 １６，１７は記憶装置、１６ａ，１７ａはその受信周波
数メモリー部、２１は操作スイツチ、５９は選択手段、
７５は保留手段である。
は第１図の実施例の筐体の前面パネルを示す正面図であ
る。 １６，１７は記憶装置、１６ａ，１７ａはその受信周波
数メモリー部、２１は操作スイツチ、５９は選択手段、
７５は保留手段である。
Claims (1)
- １ 同調手段と、受信周波数を記憶する複数の記憶装置
と、該複数の記憶装置を選択する選択手段とを有し、該
選択手段は操作スイッチと、該操作スイッチの操作によ
る上記複数の記憶装置の選択切換時に書込み又は読出し
中の記憶装置のその書込み又は読出しが終了するまで他
の記憶装置への切換え選択を保留する保留手段とを具備
し、上記同調手段は上記複数の記憶装置のうちの選択さ
れた記憶装置より読出された受信周波数に応じて同調が
採られるようにしたことを特徴とする受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53143761A JPS5953725B2 (ja) | 1978-11-21 | 1978-11-21 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53143761A JPS5953725B2 (ja) | 1978-11-21 | 1978-11-21 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5570140A JPS5570140A (en) | 1980-05-27 |
| JPS5953725B2 true JPS5953725B2 (ja) | 1984-12-26 |
Family
ID=15346400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53143761A Expired JPS5953725B2 (ja) | 1978-11-21 | 1978-11-21 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953725B2 (ja) |
-
1978
- 1978-11-21 JP JP53143761A patent/JPS5953725B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5570140A (en) | 1980-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2056803A (en) | Signal receiving apparatus | |
| KR950035116A (ko) | 무선 수신기 | |
| US4403344A (en) | Receiver having program reserving function | |
| US4306309A (en) | Memory control circuit for a television receiver | |
| GB2068667A (en) | Phase locked loop circuits | |
| US4267601A (en) | Tuning control apparatus for a frequency synthesizer tuner | |
| JPS5953725B2 (ja) | 受信装置 | |
| KR950035075A (ko) | 신쎄싸이저 수신기 및 그 수신주파수의 튜닝방법 | |
| JPS6123697B2 (ja) | ||
| JPS5951775B2 (ja) | 多バンドシンセサイザ受信機 | |
| JPS5857928B2 (ja) | 周波数シンセサイザ受信機用の選局制御方式 | |
| JPS5951776B2 (ja) | 受信装置 | |
| JPH0230926Y2 (ja) | ||
| JPS6029251B2 (ja) | シンセサイザ受信機の選局装置 | |
| JPS587090B2 (ja) | 受信装置 | |
| JPH0666703B2 (ja) | 車両用ラジオ受信機の放送局名表示装置 | |
| EP0009617B1 (en) | Circuit for controlling a receiving frequency and a channel display in a superheterodyne receiver | |
| JPH0526834Y2 (ja) | ||
| JPH0118611B2 (ja) | ||
| JPS6029250B2 (ja) | シンセサイザ受信機の選局装置 | |
| JPS5828963B2 (ja) | 電子同調受信機 | |
| JPS5816765B2 (ja) | シンセサイザ受信機用の選局制御回路 | |
| JPS5989027A (ja) | 電子同調ラジオ受信機 | |
| JPH06160551A (ja) | ラジオ受信機 | |
| JPH04313920A (ja) | 受信装置 |