JPH01187665A - プロセッサ間の割込み方式 - Google Patents
プロセッサ間の割込み方式Info
- Publication number
- JPH01187665A JPH01187665A JP1195188A JP1195188A JPH01187665A JP H01187665 A JPH01187665 A JP H01187665A JP 1195188 A JP1195188 A JP 1195188A JP 1195188 A JP1195188 A JP 1195188A JP H01187665 A JPH01187665 A JP H01187665A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processor
- main memory
- procedure
- processors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 75
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 7
- 230000010365 information processing Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセッサ間の割込み制御方式に関し、特に複
数のプロセッサを有する情報処理装置のプロセッサ間の
割込み制御方式に関する。
数のプロセッサを有する情報処理装置のプロセッサ間の
割込み制御方式に関する。
Ｎ個のプロセッサを有する情報処理装置にあって、従来
のプロセッサ間の割込み制御方式としては、次の二つの
方式が実施されている。
のプロセッサ間の割込み制御方式としては、次の二つの
方式が実施されている。
まず、第１の方式は、プロセッサごとに、Ｎ個のプロセ
ッサそれぞれに対応させたＮ個の割込みレジスタを設け
る方式である。
ッサそれぞれに対応させたＮ個の割込みレジスタを設け
る方式である。
この場合、他のプロセッサへの割込み要求が発生した要
求元ブ″ロセッサが、要求された割込み処理を実行する
実行先プロセッサへの割込み信号を送ると、実行先プロ
セッサにあるＮ個の割込みレジスタの中でその要求元プ
ロセッサに対応させて接続している割込みレジスタがセ
ット状態になる。
求元ブ″ロセッサが、要求された割込み処理を実行する
実行先プロセッサへの割込み信号を送ると、実行先プロ
セッサにあるＮ個の割込みレジスタの中でその要求元プ
ロセッサに対応させて接続している割込みレジスタがセ
ット状態になる。
このため、実行先プロセッサは、どのプロセッサから割
込みが要求されたかを、Ｎ個の割込みレジスタの中のど
の割込みレジスタがセット状態にあるかで識別すること
ができる。
込みが要求されたかを、Ｎ個の割込みレジスタの中のど
の割込みレジスタがセット状態にあるかで識別すること
ができる。
また、第２の方式は、プロセッサそれぞれの割込み要求
を示すＮ個のビットを割込み管理データとして、要求さ
れた割込み処理を実行するプロセッサごとに主記憶上に
記憶されているＮ個の割込み管理データで構成される割
込み管理テーブルを設け、プロセッサごとに、Ｎ個のプ
ロセッサからの割込み信号を論理和で受ける一つの割込
みレジスタを設ける方式である。
を示すＮ個のビットを割込み管理データとして、要求さ
れた割込み処理を実行するプロセッサごとに主記憶上に
記憶されているＮ個の割込み管理データで構成される割
込み管理テーブルを設け、プロセッサごとに、Ｎ個のプ
ロセッサからの割込み信号を論理和で受ける一つの割込
みレジスタを設ける方式である。
この場合、他のプロセッサへの割込み要求が発生した要
求元プロセッサは、主記憶の割込み管理テーブルに対し
て、実行先プロセッサに関する割込み管理データにある
要求元プロセッサの割込み要求を示すビットをセット状
態にして、実行先プロセッサに割込み信号を送る。
求元プロセッサは、主記憶の割込み管理テーブルに対し
て、実行先プロセッサに関する割込み管理データにある
要求元プロセッサの割込み要求を示すビットをセット状
態にして、実行先プロセッサに割込み信号を送る。
このため、実行先プロセッサは、割込みレジスタが割込
み信号を受けてセット状態になったとき、ど゛のプロセ
ッサから割込みが要求されたかを、主記憶の割込み管理
テーブルにある実行先プロセッサに関する割込み管理デ
ータを読出すことにより、識別することができる。
み信号を受けてセット状態になったとき、ど゛のプロセ
ッサから割込みが要求されたかを、主記憶の割込み管理
テーブルにある実行先プロセッサに関する割込み管理デ
ータを読出すことにより、識別することができる。
上述じな従来のプロセッサ間の割込み制御方式における
第１の方式は、プロセッサごとに、Ｎ個の割込みレジス
タが必要となり、ハードウェア回路の量が多くなり、高
価になるという問題点がある。
第１の方式は、プロセッサごとに、Ｎ個の割込みレジス
タが必要となり、ハードウェア回路の量が多くなり、高
価になるという問題点がある。
また、上述した従来のプロセッサ間の割込み制御方式に
おける第２の方式では、要求元プロセッサが、主記憶の
割込み管理テーブルを変更してから、実行先プロセッサ
に割込み信号を送る。
おける第２の方式では、要求元プロセッサが、主記憶の
割込み管理テーブルを変更してから、実行先プロセッサ
に割込み信号を送る。
このため、割込み信号を受けて割込みレジスタがセット
状態になった実行先プロセッサが読出したその実行先プ
ロセッサに関する割込み管理デー夕は、複数の要求元プ
ロセッサの割込み要求を示すビットがセット状態になら
ている場合がある。
状態になった実行先プロセッサが読出したその実行先プ
ロセッサに関する割込み管理デー夕は、複数の要求元プ
ロセッサの割込み要求を示すビットがセット状態になら
ている場合がある。
この場合、その中の要求元プロセッサのあるビットにつ
いては、割込み管理データのビットがセット状態になっ
ているだけで、割込み信号が来る前の状態であることが
生ずる。
いては、割込み管理データのビットがセット状態になっ
ているだけで、割込み信号が来る前の状態であることが
生ずる。
ところが、実行先プロセッサは、対、応する割込み要求
を示すビットがセット状態にある各要求元プロセッサを
知ると、その割込み管理データの各ビットをリセット状
態にし、割込みレジスタをリセット状態にするので、そ
の後に割込み信号が来て、割込みレジスタだけがセット
状態になる場合が存在する。
を示すビットがセット状態にある各要求元プロセッサを
知ると、その割込み管理データの各ビットをリセット状
態にし、割込みレジスタをリセット状態にするので、そ
の後に割込み信号が来て、割込みレジスタだけがセット
状態になる場合が存在する。
この割込みレジスタのセット状態は、キャンセルしなけ
ればならないけれども、このような状態は、ハードウェ
アの誤動作による不正割込みと区別がつかないという問
題点がある。
ればならないけれども、このような状態は、ハードウェ
アの誤動作による不正割込みと区別がつかないという問
題点がある。
本発明の目的は、プロセッサごとに、一つの割込みレジ
スタで動作する安価な回路で、不正割込みと区別がつか
ないような状態が生ずることのない確実な割込み制御を
実行できるプロセッサ間の割込み制御方式を提供するこ
とである。
スタで動作する安価な回路で、不正割込みと区別がつか
ないような状態が生ずることのない確実な割込み制御を
実行できるプロセッサ間の割込み制御方式を提供するこ
とである。
本発明のプロセッサ間の割込み制御方式は、Ｎ個のプロ
セッサとこれらに共通の主記憶とを有する情報処理装置
にあって、 （Ａ＞他のプロセッサへの割込み要求が発生した要求元
プロセッサで動作して、その要求元プロセッサ間外のプ
ロセッサが主記憶を使用できないロック状態にする第１
の主記憶ロック手順、 （Ｂ）プロセッサそれぞれの割込み要求を示すＮ個のビ
ットを割込み管理データとして、要求された割込み処理
を実行するプロセッサごとに主記憶上に記憶されている
Ｎ個の割込み管理データで構成される割込み管理テーブ
ルについて、前記要求元プロセッサで動作して、前記要
求元プロセッサが割込みの実行を要求している実行先プ
ロセッサに関する割込み管理データにある前記要求元プ
ロセッサの割込み要求を示すビットをセット状態にする
割込み管理テーブルセット手順、 （Ｃ）前記要求元プロセッサで動作して、発生した割込
み要求を伝達量る割込み信号を前記実行先プロセッサに
送る割込み信号発生手順、（Ｄ＞前記要求元プロセッサ
で動作して、前記割込み信号で前記実行先プロセッサに
ある割込みレジスタをセット状態にするために十分な時
間を経過した後に、前記第１の主記憶ロック手順でロッ
ク状態にされた主記憶を解除する第１の主記憶ロック解
除手順、 （Ｅ）前記実行先プロセッサでＮ個のプロセッサからの
割込み信号を論理和で受ける前記割込みレジスタがセッ
ト状態にあるとき、前記実行先プロセッサで動作して、
前記実行先プロセッサ以外のプロセッサが主記憶を使用
できないロック状態にする第２の主記憶ロック手順、 （Ｆ）前記実行先プロセッサで動作して、割込み管理テ
ーブルにある前記実行先プロセッサに関する割込み管理
データを主記憶から読出し、対応する割込み要求を示す
ビットがセ・ント状態にある各要求元プロセッサを知る
とともに、その前記実行先プロセッサに関する割込み管
理データの各ビットをリセット状態にする割込み管理テ
ーブルリセット手順、（Ｇ）前記実行先プロセッサで動
作して、前記実行先プロセッサの前記割込みレジスタを
リセット状態にする割込みレジスタリセット手順、 （■（）前記実行先プロセッサで動作して、前記第２の
主記憶ロック手順でロック状態にされた主記憶を解除す
る第２の主記憶ロック解除手順、 （Ｉ）前記実行先プロセッサで動作して、前記割込み管
理テーブルリセット手順で割込みを要求していることを
知った各要求元プロセッサの割込み処理をそれぞれ実行
する割込み処理手順、 を備えて構成されている。
セッサとこれらに共通の主記憶とを有する情報処理装置
にあって、 （Ａ＞他のプロセッサへの割込み要求が発生した要求元
プロセッサで動作して、その要求元プロセッサ間外のプ
ロセッサが主記憶を使用できないロック状態にする第１
の主記憶ロック手順、 （Ｂ）プロセッサそれぞれの割込み要求を示すＮ個のビ
ットを割込み管理データとして、要求された割込み処理
を実行するプロセッサごとに主記憶上に記憶されている
Ｎ個の割込み管理データで構成される割込み管理テーブ
ルについて、前記要求元プロセッサで動作して、前記要
求元プロセッサが割込みの実行を要求している実行先プ
ロセッサに関する割込み管理データにある前記要求元プ
ロセッサの割込み要求を示すビットをセット状態にする
割込み管理テーブルセット手順、 （Ｃ）前記要求元プロセッサで動作して、発生した割込
み要求を伝達量る割込み信号を前記実行先プロセッサに
送る割込み信号発生手順、（Ｄ＞前記要求元プロセッサ
で動作して、前記割込み信号で前記実行先プロセッサに
ある割込みレジスタをセット状態にするために十分な時
間を経過した後に、前記第１の主記憶ロック手順でロッ
ク状態にされた主記憶を解除する第１の主記憶ロック解
除手順、 （Ｅ）前記実行先プロセッサでＮ個のプロセッサからの
割込み信号を論理和で受ける前記割込みレジスタがセッ
ト状態にあるとき、前記実行先プロセッサで動作して、
前記実行先プロセッサ以外のプロセッサが主記憶を使用
できないロック状態にする第２の主記憶ロック手順、 （Ｆ）前記実行先プロセッサで動作して、割込み管理テ
ーブルにある前記実行先プロセッサに関する割込み管理
データを主記憶から読出し、対応する割込み要求を示す
ビットがセ・ント状態にある各要求元プロセッサを知る
とともに、その前記実行先プロセッサに関する割込み管
理データの各ビットをリセット状態にする割込み管理テ
ーブルリセット手順、（Ｇ）前記実行先プロセッサで動
作して、前記実行先プロセッサの前記割込みレジスタを
リセット状態にする割込みレジスタリセット手順、 （■（）前記実行先プロセッサで動作して、前記第２の
主記憶ロック手順でロック状態にされた主記憶を解除す
る第２の主記憶ロック解除手順、 （Ｉ）前記実行先プロセッサで動作して、前記割込み管
理テーブルリセット手順で割込みを要求していることを
知った各要求元プロセッサの割込み処理をそれぞれ実行
する割込み処理手順、 を備えて構成されている。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明のプロセッサ間の割込み制御方式の一実
施例を示す流れ図である。
施例を示す流れ図である。
また、第２図は本実施例を適用する情報処理装置の一例
を示すブロック図である。
を示すブロック図である。
第２図の情報処理装置は、Ｎ個のプロセッサ１．２．・
・・・・・・・・Ｎとこれらに共通の主記憶Ｍとを有し
ている。
・・・・・・・・Ｎとこれらに共通の主記憶Ｍとを有し
ている。
第１図において、まず、他のプロセッサへの割込み要求
が発生したプロセッサ１，２．・・・・−・・・・Ｎの
中の一つである要求元プロセッサｉが動作して、第１の
主記憶ロック手順Ａで、その要求元プロセッサｉ以外の
プロセッサが主記憶Ｍを使用できないロック状態にする
。
が発生したプロセッサ１，２．・・・・−・・・・Ｎの
中の一つである要求元プロセッサｉが動作して、第１の
主記憶ロック手順Ａで、その要求元プロセッサｉ以外の
プロセッサが主記憶Ｍを使用できないロック状態にする
。
一方、第３図は割込み管理テーブルの内容を説明するた
めの情報構成図である。
めの情報構成図である。
第３図において、割込み管理テーブルＰは、主記憶Ｍ上
に記憶され、要求された割込み処理を実行するＮ個のプ
ロセッサ１，２．・・・・・・・・・Ｎごとに各別込み
管理データＱｌ ＋ Ｑ２ ＋・・・・・・・・・ＱＮ
を有している。
に記憶され、要求された割込み処理を実行するＮ個のプ
ロセッサ１，２．・・・・・・・・・Ｎごとに各別込み
管理データＱｌ ＋ Ｑ２ ＋・・・・・・・・・ＱＮ
を有している。
また、その中の一つである割込み管理データＱ、は、Ｎ
個のプロセッサ１，２．・・・・・・・・・Ｎそれぞれ
の割込み要求を示すＮ個のビットＲＪｌ。
個のプロセッサ１，２．・・・・・・・・・Ｎそれぞれ
の割込み要求を示すＮ個のビットＲＪｌ。
ＲＪ２．・・・・・・・・・ＲＪＮを有している。
今、要求元プロセッサｉが割込みの実行を要求している
プロセッサ１，２．・・・・・・・・・Ｎの一つを実行
先プロセッサｊとすれば、第１図の割込み管理テーブル
セット手順Ｂで、要求元プロセッサｉが動作して、実行
先プロセッサｊに関する割込み管理データＱＪにある要
求元プロセッサｉの割込み要求を示すビットＲ１−をセ
ット状態にする。
プロセッサ１，２．・・・・・・・・・Ｎの一つを実行
先プロセッサｊとすれば、第１図の割込み管理テーブル
セット手順Ｂで、要求元プロセッサｉが動作して、実行
先プロセッサｊに関する割込み管理データＱＪにある要
求元プロセッサｉの割込み要求を示すビットＲ１−をセ
ット状態にする。
また、割込み信号発生手順Ｃで、要求元プロセッサｉが
動作して、発生した割込み要求を伝達する割込み信号を
要求元プロセッサｉから実行先プロセッサｊに送る。
動作して、発生した割込み要求を伝達する割込み信号を
要求元プロセッサｉから実行先プロセッサｊに送る。
第４図は本実施例で割込み信号が伝達される経路を示す
ブロック図である。
ブロック図である。
第４図で、割込み信号Ｓ＋が要求元プロセッサｉから実
行先プロセッサｊの論理和回路ｊ−１に送られる。
行先プロセッサｊの論理和回路ｊ−１に送られる。
続いて、第１の主記憶ロック解除手順りで、要求元プロ
セッサｉが動作して、割込み信号Ｓ１により実行先プロ
セッサｊにある割込みレジスタｊ−２をセット状態にす
るために十分な時間を経過した後に、第１の主記憶ロッ
ク手順Ａでロック状態にされた主記憶Ｍを解除する。
セッサｉが動作して、割込み信号Ｓ１により実行先プロ
セッサｊにある割込みレジスタｊ−２をセット状態にす
るために十分な時間を経過した後に、第１の主記憶ロッ
ク手順Ａでロック状態にされた主記憶Ｍを解除する。
次に、第４図の実行先プロセッサｊ″ｃＮ個のプロセッ
サからの割込み信号を論理和で受ける割込みレジスタｊ
〜２がセット状態になったとき、その出力を制御回路ｊ
−３で受けることにより、実行先プロセッサｊが動作し
て、第２の主記憶ロック手順Ｅで、実行先プロセッサｊ
以外のプロセッサが主記憶Ｍを使用できないロック状態
にする。
サからの割込み信号を論理和で受ける割込みレジスタｊ
〜２がセット状態になったとき、その出力を制御回路ｊ
−３で受けることにより、実行先プロセッサｊが動作し
て、第２の主記憶ロック手順Ｅで、実行先プロセッサｊ
以外のプロセッサが主記憶Ｍを使用できないロック状態
にする。
続いて、割込み管理テーブルリセット手順Ｆで、実行先
プロセッサｊが動作して、割込み管理テーブルＰにある
実行先プロセッサｊに関する割込み管理データＱＪを主
記憶Ｍから読出し、対応する割込み要求を示すビットＲ
ｊＩなどがセット状態にある要求元プロセッサｉなどを
知るとともに、その実行先プロセッサに関する割込み管
理データの各ビットをリセット状態にする。
プロセッサｊが動作して、割込み管理テーブルＰにある
実行先プロセッサｊに関する割込み管理データＱＪを主
記憶Ｍから読出し、対応する割込み要求を示すビットＲ
ｊＩなどがセット状態にある要求元プロセッサｉなどを
知るとともに、その実行先プロセッサに関する割込み管
理データの各ビットをリセット状態にする。
また、割込みレジスタリセット手順Ｇで、実行先プロセ
ッサｊが動作して、第４図の実行先プロセッサｊで制御
回路ｊ−３からの出力により、割込みレジスタｊ−２を
・リセット状態にする。
ッサｊが動作して、第４図の実行先プロセッサｊで制御
回路ｊ−３からの出力により、割込みレジスタｊ−２を
・リセット状態にする。
次に、第２の主記憶ロック解除手順Ｈで、実行先プロセ
ッサｊが動作して、第２の主記憶ロック手順Ｅでロック
状態にされた主記憶Ｍを解除する。
ッサｊが動作して、第２の主記憶ロック手順Ｅでロック
状態にされた主記憶Ｍを解除する。
その後、割込み処理手順Ｉで、実行先プロセッサｊが動
作して、割込み管理テーブルリセット手順Ｆで割込みを
要求していることを知った各要求元プロセッサｉ・など
の割込み処理をそれぞれ実行する。
作して、割込み管理テーブルリセット手順Ｆで割込みを
要求していることを知った各要求元プロセッサｉ・など
の割込み処理をそれぞれ実行する。
第５図は本実施例の動作を示すタイミング図である。
第５図において、本実施例で、要求元プロセッサｉおよ
びｋからの割込み信号が、実行先プロセッサｊに送られ
る場合の動作を説明する。
びｋからの割込み信号が、実行先プロセッサｊに送られ
る場合の動作を説明する。
まず、要求元プロセッサｉで実行先プロセッサｊへの割
込み要求が発生した場合、要求元プロ。
込み要求が発生した場合、要求元プロ。
セッサｉが第１の主記憶ロック手順で、時刻１゜に主記
憶ロック指示を主記憶Ｍに送るので、主記憶Ｍは要求元
プロセッサｉ以外のプロセッサが主記憶Ｍを使用できな
いロックの状態となる。
憶ロック指示を主記憶Ｍに送るので、主記憶Ｍは要求元
プロセッサｉ以外のプロセッサが主記憶Ｍを使用できな
いロックの状態となる。
次に、要求元プロセッサｉが割込み管理テーブルセット
手順で、時刻ｔ２に割込み管理テーブルセット指示を主
記憶Ｍに送るので、主記憶Ｍの割込み管理テーブルの内
容が更新され、実行先プロセッサｊに関する割込み管理
データＱＪにある要求元プロセッサｉの割込み要求を示
すビットＲｊＩがセット状態になる。
手順で、時刻ｔ２に割込み管理テーブルセット指示を主
記憶Ｍに送るので、主記憶Ｍの割込み管理テーブルの内
容が更新され、実行先プロセッサｊに関する割込み管理
データＱＪにある要求元プロセッサｉの割込み要求を示
すビットＲｊＩがセット状態になる。
次に、要求元プロセッサｉが割込み信号発生手順で、時
刻ｔ３に割込み信号を実行先プロセッサｊに送るので、
実行先プロセッサｊの割込みレジスタがセット状態にな
る。
刻ｔ３に割込み信号を実行先プロセッサｊに送るので、
実行先プロセッサｊの割込みレジスタがセット状態にな
る。
次に、要求元プロセッサｉが第１の主記憶ロック解除手
順で、実行先プロセッサｊの割込みレジスタがセット状
態になった後、時刻ｔ４に主記憶ロック解除指示を送る
ので、主記憶Ｍはロックの状態から解除される。
順で、実行先プロセッサｊの割込みレジスタがセット状
態になった後、時刻ｔ４に主記憶ロック解除指示を送る
ので、主記憶Ｍはロックの状態から解除される。
続いて直ちに、要求元プロセッサにで実行先プロセッサ
ｊへの割込み要求が発生した場合、要求元プロセッサｋ
が第１の主記憶ロック手順で、時刻ｔ、に主記憶ロック
指示を主記憶Ｍに送るので、主記憶Ｍは要求元プロセッ
サに以外のプロセッサが主記憶Ｍを使用できないロック
の状態となる。
ｊへの割込み要求が発生した場合、要求元プロセッサｋ
が第１の主記憶ロック手順で、時刻ｔ、に主記憶ロック
指示を主記憶Ｍに送るので、主記憶Ｍは要求元プロセッ
サに以外のプロセッサが主記憶Ｍを使用できないロック
の状態となる。
次に、要求元プロセッサｋが割込み管理テーブルセット
手順で、時刻ｔ６に割込み管理テーブルセット指示を主
記憶Ｍに送るので、主記憶Ｍの割込み管理テーブルの内
容が更新され、実行先プロセッサｊに関する割込み管理
データＱ」にある要求元プロセッサにの割込み要求を示
すビットＲＪｋがセット状態になる。
手順で、時刻ｔ６に割込み管理テーブルセット指示を主
記憶Ｍに送るので、主記憶Ｍの割込み管理テーブルの内
容が更新され、実行先プロセッサｊに関する割込み管理
データＱ」にある要求元プロセッサにの割込み要求を示
すビットＲＪｋがセット状態になる。
次に、要求元プロセッサｋが割込み信号発生手順で、時
刻ｔ７に割込み信号を実行先プロセッサｊに送るけれど
も、実行先プロセッサｊの割込みレジスタは既にセット
状態になっているのでそのままの状態が継続する。
刻ｔ７に割込み信号を実行先プロセッサｊに送るけれど
も、実行先プロセッサｊの割込みレジスタは既にセット
状態になっているのでそのままの状態が継続する。
次に、要求元プロセッサｋが第１の主記憶ロック解除手
順で、時刻上８に主記憶ロック解除指示を送るので、主
記憶Ｍはロックの状態から解除される。
順で、時刻上８に主記憶ロック解除指示を送るので、主
記憶Ｍはロックの状態から解除される。
割込みレジスタがセット状態にあり、主記憶Ｍがロック
の状態から解除されることにより４次に、実行先プロセ
ッサｊが第２の主記憶ロック手順Ｅで、時刻ｔ９に主記
憶ロック指示を主記憶Ｍに送るので、主記憶Ｍは実行先
プロセッサｊ以外のプロセッサが主記憶Ｍを使用できな
いロックの状態となる。
の状態から解除されることにより４次に、実行先プロセ
ッサｊが第２の主記憶ロック手順Ｅで、時刻ｔ９に主記
憶ロック指示を主記憶Ｍに送るので、主記憶Ｍは実行先
プロセッサｊ以外のプロセッサが主記憶Ｍを使用できな
いロックの状態となる。
次に、実行先プロセッサｊが割込み管理テーブルリセッ
ト手順で、時刻ｔｔｏに割込み管理テーブルリセット指
示を主記憶Ｍに送り、割込み管理テーブルＰの割込み管
理データＱ、を読出すことにより、割込み要求を示すビ
ットＲＪＩおよびＲｌｋがセット状態にあることを検出
するので、割込みを要求している要求元プロセッサｉお
よびｋを知るとともに、この割込み管理データＱ、をリ
セット状態にするので、割込み要求を示すビットＲＪｌ
およびＲｊｋを含む割込み管理データＱＪの各ビットが
リセット状態になる。
ト手順で、時刻ｔｔｏに割込み管理テーブルリセット指
示を主記憶Ｍに送り、割込み管理テーブルＰの割込み管
理データＱ、を読出すことにより、割込み要求を示すビ
ットＲＪＩおよびＲｌｋがセット状態にあることを検出
するので、割込みを要求している要求元プロセッサｉお
よびｋを知るとともに、この割込み管理データＱ、をリ
セット状態にするので、割込み要求を示すビットＲＪｌ
およびＲｊｋを含む割込み管理データＱＪの各ビットが
リセット状態になる。
次に、実行先プロセッサｊが割込みレジスタリセット手
順で、時刻１１１に割込みレジスタリセット指示を実行
先プロセッサｊの割込みレジスタに送るので、割込みレ
ジスタはリセット状態になる。
順で、時刻１１１に割込みレジスタリセット指示を実行
先プロセッサｊの割込みレジスタに送るので、割込みレ
ジスタはリセット状態になる。
次に、実行先プロセッサｊが第２の主記憶ロック解除手
順で、時刻ｔ１□に主記憶ロック解除指示を送るので、
主記憶Ｍはロックの状態から解除される。
順で、時刻ｔ１□に主記憶ロック解除指示を送るので、
主記憶Ｍはロックの状態から解除される。
その後、実行先プロセッサｊが割込み処理手順で、割込
み管理テーブルリセット手順で割込みを要求しているこ
とを知った要求元プロセッサｉおよびｋの割込み処理を
それぞれ実行する。
み管理テーブルリセット手順で割込みを要求しているこ
とを知った要求元プロセッサｉおよびｋの割込み処理を
それぞれ実行する。
以上に述べた通り、本発明のプロセッサ間の割込み制御
方式は、プロセッサごとに、一つの割込みレジスタで動
作する。
方式は、プロセッサごとに、一つの割込みレジスタで動
作する。
また、他のプロセッサへの割込み要求が発生した要求元
プロセッサは、主記憶を他のプロセッサが使用できない
ロック状態にして、主記憶の割込み管理テーブルをセッ
トして、割込み信号を送ってから、主記憶のロック状態
を解除するので、要求された割込み処理を実行する実行
先プロセッサが主記憶の割込み管理テーブルを読出して
リセット状態にするときには、既に、割込み信号が来て
おり、割込み信号が来る前に主記憶の割込み管理テーブ
ルをリセット状態にすることはない。
プロセッサは、主記憶を他のプロセッサが使用できない
ロック状態にして、主記憶の割込み管理テーブルをセッ
トして、割込み信号を送ってから、主記憶のロック状態
を解除するので、要求された割込み処理を実行する実行
先プロセッサが主記憶の割込み管理テーブルを読出して
リセット状態にするときには、既に、割込み信号が来て
おり、割込み信号が来る前に主記憶の割込み管理テーブ
ルをリセット状態にすることはない。
このなめ、従来のプロセッサ間の割込み制御方式におけ
る第２の方式のように、ハードウェアの誤動作による不
正割込７みと区別がつがない割込みレジスタのセット状
態が生ずることはない。
る第２の方式のように、ハードウェアの誤動作による不
正割込７みと区別がつがない割込みレジスタのセット状
態が生ずることはない。
以上説明したように、本発明のプロセッサ間の割込み制
御方式は、プロセッサごとに、一つの割込みレジスタで
動作する安価な回路で、不正割込みと区別がつかないよ
うな状態が生ずることのない確実な割込み制御を実行す
ることができるという効果を有している。
御方式は、プロセッサごとに、一つの割込みレジスタで
動作する安価な回路で、不正割込みと区別がつかないよ
うな状態が生ずることのない確実な割込み制御を実行す
ることができるという効果を有している。
第１図は本発明のプロセッサ間の割込み制御方式の一実
施例を示す流れ図、第２図は本実施例を適用する情報処
理装置の一例を示すブロック図、第３図は割込み管理テ
ーブルの内容を説明するための情報構成図、第４図は本
実施例で割込み信号が伝達される経路を示すブロック図
、第５図は本実施例の動作を示すタイミング図である。 １．２．〜Ｎ・・・・・・プロセッサ、Ａ・・・・・・
第１の主記憶ロック手順、Ｂ・・・・・・割込み管理テ
ーブルセット手順、Ｃ・・・・・・割込み信号発生手順
、Ｄ・・・・・・第１の主記憶ロック解除手順、Ｅ・・
・・・・第２の主記憶ロック手順、Ｆ・・・・・・割込
み管理テーブルリセット手順、Ｇ・・・・・・割込みレ
ジスタリセット手順、Ｈ・・・・・・第２の主記憶ロッ
ク解除手順、■・・・・・・割込み処理手順、ｉ・・・
・・・要求元プロセッサ、ｊ・・・・・・実行先プロセ
ッサ、ｊ−１・・・・・・論理和回路、ｊ−２・・・・
・・割込みレジスタ、ｊ−３・・曲・制御回路、Ｍ・・
・・・・主記憶、Ｐ・・・・・・割込み管理テーブル、
Ｑｌ、Ｑ２ 。
施例を示す流れ図、第２図は本実施例を適用する情報処
理装置の一例を示すブロック図、第３図は割込み管理テ
ーブルの内容を説明するための情報構成図、第４図は本
実施例で割込み信号が伝達される経路を示すブロック図
、第５図は本実施例の動作を示すタイミング図である。 １．２．〜Ｎ・・・・・・プロセッサ、Ａ・・・・・・
第１の主記憶ロック手順、Ｂ・・・・・・割込み管理テ
ーブルセット手順、Ｃ・・・・・・割込み信号発生手順
、Ｄ・・・・・・第１の主記憶ロック解除手順、Ｅ・・
・・・・第２の主記憶ロック手順、Ｆ・・・・・・割込
み管理テーブルリセット手順、Ｇ・・・・・・割込みレ
ジスタリセット手順、Ｈ・・・・・・第２の主記憶ロッ
ク解除手順、■・・・・・・割込み処理手順、ｉ・・・
・・・要求元プロセッサ、ｊ・・・・・・実行先プロセ
ッサ、ｊ−１・・・・・・論理和回路、ｊ−２・・・・
・・割込みレジスタ、ｊ−３・・曲・制御回路、Ｍ・・
・・・・主記憶、Ｐ・・・・・・割込み管理テーブル、
Ｑｌ、Ｑ２ 。
Claims (1)
- 【特許請求の範囲】 Ｎ個のプロセッサとこれらに共通の主記憶とを有する情
報処理装置にあつて、 （Ａ）他のプロセッサへの割込み要求が発生した要求元
プロセッサで動作して、その要求元プロセッサ以外のプ
ロセッサが主記憶を使用できないロック状態にする第１
の主記憶ロック手順、 （Ｂ）プロセッサそれぞれの割込み要求を示すＮ個のビ
ットを割込み管理データとして、要求された割込み処理
を実行するプロセッサごとに主記憶上に記憶されている
Ｎ個の割込み管理データで構成される割込み管理テーブ
ルについて、前記要求元プロセッサで動作して、前記要
求元プロセッサが割込みの実行を要求している実行先プ
ロセッサに関する割込み管理データにある前記要求元プ
ロセッサの割込み要求を示すビットをセット状態にする
割込み管理テーブルセット手順、 （Ｃ）前記要求元プロセッサで動作して、発生した割込
み要求を伝達する割込み信号を前記実行先プロセッサに
送る割込み信号発生手順、（Ｄ）前記要求元プロセッサ
で動作して、前記割込み信号で前記実行先プロセッサに
ある割込みレジスタをセット状態にするために十分な時
間を経過した後に、前記第１の主記憶ロック手順でロッ
ク状態にされた主記憶を解除する第１の主記憶ロック解
除手順、 （Ｅ）前記実行先プロセッサでＮ個のプロセッサからの
割込み信号を論理和で受ける前記割込みレジスタがセッ
ト状態にあるとき、前記実行先プロセッサで動作して、
前記実行先プロセッサ以外のプロセッサが主記憶を使用
できないロック状態にする第２の主記憶ロック手順、 （Ｆ）前記実行先プロセッサで動作して、割込み管理テ
ーブルにある前記実行先プロセッサに関する割込み管理
データを主記憶から読出 し、対応する割込み要求を示すビットがセット状態にあ
る各要求元プロセッサを知るとともに、その前記実行先
プロセッサに関する割込み管理データの各ビットをリセ
ット状態にする割込み管理テーブルリセット手順、 （Ｇ）前記実行先プロセッサで動作して、前記実行先プ
ロセッサの前記割込みレジスタをリ セット状態にする割込みレジスタリセット手順、 （Ｈ）前記実行先プロセッサで動作して、前記第２の主
記憶ロック手順でロック状態にされた主記憶を解除する
第２の主記憶ロック解除手順、 （Ｉ）前記実行先プロセッサで動作して、前記割込み管
理テーブルリセット手順で割込みを要求していることを
知った各要求元プロセッサの割込み処理をそれぞれ実行
する割込み処理手順、 を備えることを特徴とするプロセッサ間の割込み制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195188A JPH01187665A (ja) | 1988-01-21 | 1988-01-21 | プロセッサ間の割込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1195188A JPH01187665A (ja) | 1988-01-21 | 1988-01-21 | プロセッサ間の割込み方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187665A true JPH01187665A (ja) | 1989-07-27 |
| JPH0532779B2 JPH0532779B2 (ja) | 1993-05-17 |
Family
ID=11791935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1195188A Granted JPH01187665A (ja) | 1988-01-21 | 1988-01-21 | プロセッサ間の割込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187665A (ja) |
-
1988
- 1988-01-21 JP JP1195188A patent/JPH01187665A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0532779B2 (ja) | 1993-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452437A (en) | Methods of debugging multiprocessor system | |
| US6754859B2 (en) | Computer processor read/alter/rewrite optimization cache invalidate signals | |
| US5136714A (en) | Method and apparatus for implementing inter-processor interrupts using shared memory storage in a multi-processor computer system | |
| US7146533B2 (en) | Method for and system producing shared usage of intercommunication fabric error logging registers in a multiprocessor environment | |
| JPH04213136A (ja) | 参照ビット，変更ビットの更新方法 | |
| EP0364226B1 (en) | A system for performing a serializing control of a reference to a main storage | |
| US5586336A (en) | Microcomputer capable of monitoring internal resources from external | |
| JPH01187665A (ja) | プロセッサ間の割込み方式 | |
| US20040078649A1 (en) | Computer system | |
| JP4894854B2 (ja) | データ送信装置、データ送受信システム及びデータ送受信システムの制御方法 | |
| JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JP2710587B2 (ja) | 情報処理システム | |
| JPS6336545B2 (ja) | ||
| JPH04127261A (ja) | マルチプロセッサシステム | |
| JP2990800B2 (ja) | 割込み処理装置 | |
| JPH0467226B2 (ja) | ||
| JP2888654B2 (ja) | データ入力制御方式 | |
| JPH05108476A (ja) | 主記憶制御装置 | |
| JPH11272499A (ja) | 性能測定回路を備えた並列プロセッサシステムと、プログラムの性能測定方法 | |
| JPH07234850A (ja) | マルチプロセッサの装置と方法 | |
| JPH04181452A (ja) | 計算機システム | |
| JPH0424863A (ja) | 情報処理システム | |
| JPS6119063B2 (ja) | ||
| JPH0338764A (ja) | 情報処理装置 | |
| JPS623367A (ja) | 主記憶アクセス方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080517 Year of fee payment: 15 |