JPH01187841A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01187841A
JPH01187841A JP63010733A JP1073388A JPH01187841A JP H01187841 A JPH01187841 A JP H01187841A JP 63010733 A JP63010733 A JP 63010733A JP 1073388 A JP1073388 A JP 1073388A JP H01187841 A JPH01187841 A JP H01187841A
Authority
JP
Japan
Prior art keywords
resin
tab
semiconductor device
pellet
sealed semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63010733A
Other languages
English (en)
Inventor
Kazuhiko Obata
和彦 小畑
Kunihiko Nishi
邦彦 西
Takafumi Nishida
隆文 西田
Akira Tanaka
晃 田中
Ryosuke Kimoto
良輔 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP63010733A priority Critical patent/JPH01187841A/ja
Publication of JPH01187841A publication Critical patent/JPH01187841A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置に関し、特に面付薄型
パッケージのりフロー時のクラック防止技術に適用して
有効な技術に関するものである。
〔従来の技術〕
従来の樹脂封止型半導体装置は、タブ上にペレット(半
導体チップ)を搭載し、このペレットとリードフレーム
とをワイヤボンディングにより電気的に接続した後、レ
ジン等の樹脂で封止している。そして、特に、大ペレッ
1〜搭載品では、リードフレームのタブ下面に凹部を施
し、レジン等の樹脂界面との接着性の向上を図っている
。
〔発明が解決しようとする問題点〕
しかしながら、発明者は、かかる技術を検討した結果、
従来の半導体装置のようにタブ下面に凹部を施すだけで
は、タブとレジン等の樹脂界面との接着性が不充分であ
るため1両者の界面の隙間部分に水分が侵入し、この水
分がリードの半田すフロー時に気化膨張し、レジン等の
樹脂パッケージにクラックを発生させるという問題を見
い出した。
本発明の目的は、リードの半田リフロー時又は温度サイ
クル時に、樹脂封止型半導体装置の樹脂封止部にクラッ
クが発生するのを低減することができる技術を提供する
ことにある。
本発明の目的は、樹脂封止型半導体装置の信頼性を向上
することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う6 〔問題点を解決するための手段〕 本願において開示される発明のうち、代表的なものの概
要を説明すれば、下記のとおりである。
すなわち、タブ上にペレットを搭載し、このペレットと
リードフレームとをボンディングワイヤにより電気的に
接続した後樹脂封止した半導体装置において、前記タブ
の形状をタブと樹脂の界面の接着性を良くし、かつリー
ドの半田リフロー時又は温度サイクル時の応力集中を緩
和するような構造にしたものである。
〔作 用〕
前記した手段によれば、樹脂封止型半導体装置のリード
フレームのタブを、エ字状金属薄板構造。
四角形金冠薄板を中抜きした長方形リング構造。
四個のカギカッコ状、L字状及び逆り字状の部片を長方
形状に組合せた構造等にすることにより、そのタブ部に
搭載されたペレットの下面が霧出するため、ペレットの
下面にもペレットとレジン等の樹脂との界面ができ、か
つ、実効的なタブ面積が小さくなり、それによる発生応
力が緩和されるので、両者の接着性を向上することがで
き、かつ。
リードの半田リフロー時又は温度サイクル時の応力集中
の緩和を図ることができる。これにより、ペレットとレ
ジン等の樹脂との界面に隙間を発生するのを低減するこ
とができる。この結果、樹脂封止部のクラックの発生を
低減することができるので、樹脂封止型半導体装置、の
信頼性を向上することができる。
以下1本発明の一実施例を図面を用いて具体的に説明す
る。
なお、全図において、同一の機能を有するものは同一の
符号を付け、その繰り返しの説明は省略する。
〔実施例!〕
第1図は、本発明の実施例1の樹脂封止型半導体装置の
概略構成を示す断面図である。
本実施例の樹脂封止型半導体装置は、第1図に示すよう
に、リードフレームのタブl上にペレット2を搭載し、
このペレット2とインナーリード3Aとをボンディング
ワイヤ4でボンディングすることにより電気的に接続し
た後、レジン等の樹脂5で封止したものである。
前記タブlは、エ字状の金属板からなっており。
例えば、42%ニッケル・鉄合金(42%Ni・Fe合
金:42アロイ)、銅(Cu)、50%ニッケル・鉄合
金(50%Ni−Fe合金=5070イ)等の材料から
なる薄板を、第2図に示すようなリードフレーム3と一
体にエツチング又はプレスすることにより作成される。
このタブ1及びリードフレーム3は、金(Au)又は銀
(Ag)のメツキが施される。そして、リードフレーム
3のアウタリード部3Bには、さらに半田がメツキされ
る。
このリードフレーム3のタブ1の上に、ペレット2が銀
(Ag)ペースト、金とシリコンとの共晶(Au/Si
共晶)、ゴム系ペースト剤(例えば、シリコーンエポキ
シ樹脂)によりペレット付けされる。
なお、第2図、第4図及び第6図において、RGはレジ
ン等の樹脂5を注入するための樹脂注入用ゲートである
。
次に、金(Au)、銅(Cu)又はアルミニウム(AQ
)のボンディングワイヤ4をウェッジボールボンディン
グして、ペレット2とインナーリード3Aとが電気的に
接続される。これをレジン等の樹脂5でモールドして封
止し、本実施例の樹脂封止型半導体装置は完成される。
次に、この樹脂封止型半導体装置は、配線基板上に設け
られた配線バットと前記アウタリート3Bとの位置合せ
を行って配線基板6の所定位置に配置される。これを温
度65℃程度と所定の湿度(例えば95%湿度)の雰囲
気中で72時間程度の前処理加熱を行った後、温度21
5℃で30秒程度加熱してアウタリード3 Bの半田メ
ツキをリフローして樹脂封止型半導体装置は配線基板上
に実装される。
以上の説明かられかるように、本実施例!によれば、樹
脂封止型半導体装置のリードフレームのタブlをエ字状
の金属薄板構造にしたことにより、このタブlに搭載さ
れたペレット2の一下面がほとんど露出するため、ペレ
ット2の下面にもペレットとレジン等の樹脂5との界面
ができ、かつ、実効的なタブ1の面積が小さくなり、こ
れによる発生応力が緩和されるので、両者の接着性を向
上することができ、かつ、アウタリード3Bの半田リフ
ロー時又は温度サイクル時の応力集中の緩和を図ること
ができる。これより、ペレット2とレジン等の樹脂5と
の界面に隙間を発生するのを低減することができる。こ
の結果、樹脂5の封止部のクラックの発生を低減するこ
とができるので、樹脂封止型半導体装置の信頼性を向上
することができる。
[実施例■] 第3図は、本発明の実施例■の樹脂封止型半導体装置の
概略構成を示す断面図であり、第4図は、第3図のリー
ドフレームの概略構成を示す平面図である。
本実施例■の樹脂封止型半導体装置は、第1図に示す樹
脂封止型半導体装置のリードフレームのタブlを、第3
図及び第4図に示すように5通常の長方形金属薄板から
なるタブを中抜きした長方形リング状構造IAにしたも
のである。
このように構成することにより、タブIAに搭載された
ペレット2の下面がほとんど露出するため、ペレット2
の下面にもペレットとレジン等の樹脂5との界面ができ
、かつ、実効的なタブ1Δの面積が小さくなり、それに
よる発生応力が緩和されるので、両者の接着性を向上す
ることができかつ、アウタリード3Bの半田リフロー時
又は温度サイクル時の応力集中の緩和を図ることができ
る。これにより、実施例1と同等の効果を奏することが
できる。
[実施例■] 第5図は、本発明の実施例■の樹脂封止型半導体装置の
概略構成を示す断面図であり、第6図は、第5図のリー
ドフレームの概略構成を示す平面図である。
本実施例■の樹脂封止型半導体装置は、第1図に示す樹
脂封止型半導体装置のリードフレームのタブ1を、第5
図及び第6図に示すように、四個のカギカッコ状、L字
状及び逆り字状の金属薄部片状に組合せた構造IBにし
たものである。
このように構成することにより、タブIBに搭載された
ペレット2の下面がほとんど露出するため、ペレット2
の下面にもペレット2とレジン等の樹脂5との界面がで
き、かつ、実効的なタブIBの面積が小さくなり、これ
による発生応力が緩和されるので、両者の接着性を向上
することができ、かつ、アウタリード3Bの半田リフロ
ー時又は温度サイクル時の応力集中の緩和を図ることが
できるにれより、実施例■と同等の効果を奏することが
できる。
以上、本発明を実施例にもとすき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変形可能であること
はいうまでもない。
例えば、前記タブは、実施例に限定されるものではなく
、タブとレジン等の樹脂の界面の接着性を良くし、かつ
、リードの半田リフロー時又は温度サイクル時の応力集
中を緩和するような構造であればどのようなものでもよ
い。
[発明の効果] 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
樹脂封止型半導体装置のリードフレームのタブを、エ字
状の金属薄板構造、四角形金属薄板を中抜きした長方形
リング構造、四個のカギカッコ状。
L字状及び逆り字状の金属薄部片を長方形状に組合せた
構造等にしたことにより、そのタブ部に搭載されたペレ
ットの下面が露出するため、ペレットの下面にもペレッ
トとレジン等の樹脂との界面ができ、かつ、実効的なタ
ブ面積が小さくなり、これによる発生応力が緩和される
ので、両者の接着性を向上することができ、かつ、リー
ドの半111リフロー時又は温度サイクル時の応力集中
の緩和が図ることができる。これより、ペレットとレジ
ン等の樹脂との界面に隙間を発生するのを低減すること
ができる。この結果、樹脂封止部のクラックの発生を低
減することができるので、樹脂封止型半導体装置の信頼
性を向上することができる。
【図面の簡単な説明】
第1図は、本発明の実施例1の樹脂封止型半導体装置の
概略構成を示す断面図、 第2図は、第1図に示すリードフレームの概略構成を示
す平面図、 第3図は、本発明の実施例Iの樹脂封止型半導体装置の
概略構成を示す断面図、 第4図は、第3図に示すリードフレームの概略構成を示
す平面図、 第5図は、本発明の実施例I11の樹脂封止型半導体装
置の概略構成を示す断面図。 第6図は、第5図に示すリードフレームの概略構成を示
す平面図である。 図中、l、LA、tn・・・タブ、2・・・ペレット。 3・・・リードフレーム、3Δ・・インナーリード、3
B・・・アウタリード、4・・・ワイヤ、5・・・樹脂
である。 □   く1 1−1’

Claims (1)

  1. 【特許請求の範囲】 1、タブ上にペレットを搭載し、このペレットとリード
    フレームとをワイヤボンディングにより電気的に接続し
    た後樹脂封止した半導体装置において、前記タブの形状
    をタブと樹脂の界面の接着性を良くし、かつリードの半
    田リフロー時又は温度サイクル時の応力集中を緩和する
    ような構造にしたことを特徴とする半導体装置。 2、前記タブはエ字状の金属薄板構造になっていること
    を特徴とする特許請求の範囲第1項に記載の半導体装置
    。 3、前記タブは四角形金属薄板の中央部を除去した構造
    になっていることを特徴とする特許請求の範囲第1項に
    記載の半導体装置。 4、前記タブはカギカッコ、L字及び逆L字状部片を四
    個長方形状に組合せた構造になっていることを特徴とす
    る特許請求の範囲第1項に記載の半導体装置。
JP63010733A 1988-01-22 1988-01-22 半導体装置 Pending JPH01187841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63010733A JPH01187841A (ja) 1988-01-22 1988-01-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63010733A JPH01187841A (ja) 1988-01-22 1988-01-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH01187841A true JPH01187841A (ja) 1989-07-27

Family

ID=11758495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63010733A Pending JPH01187841A (ja) 1988-01-22 1988-01-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH01187841A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178153A (ja) * 1989-12-07 1991-08-02 Matsushita Electron Corp 半導体装置
DE4041346A1 (de) * 1990-12-21 1992-06-25 Siemens Ag Standard-kunststoffgehaeuse mit darin verkapselten halbleiterchips
EP0642160A1 (en) * 1993-09-07 1995-03-08 Motorola, Inc. Semiconductor device with improved support means
US5535509A (en) * 1992-06-05 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Method of making a lead on chip (LOC) semiconductor device
EP0833382A1 (en) * 1996-09-30 1998-04-01 STMicroelectronics S.r.l. Plastic package for electronic devices
EP0628997B1 (en) * 1993-06-10 2002-04-10 Texas Instruments Incorporated Semiconductor device with small die pad and method of making same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178153A (ja) * 1989-12-07 1991-08-02 Matsushita Electron Corp 半導体装置
DE4041346A1 (de) * 1990-12-21 1992-06-25 Siemens Ag Standard-kunststoffgehaeuse mit darin verkapselten halbleiterchips
DE4041346B4 (de) * 1990-12-21 2005-10-06 Infineon Technologies Ag Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips
US5535509A (en) * 1992-06-05 1996-07-16 Mitsubishi Denki Kabushiki Kaisha Method of making a lead on chip (LOC) semiconductor device
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
US5763829A (en) * 1992-06-05 1998-06-09 Mitsubishi Denki Kabushiki Kaisha Leadframe including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the leadframe
US5900582A (en) * 1992-06-05 1999-05-04 Mitsubishi Denki Kabushiki Kaisha Lead frame including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the lead frame
EP0628997B1 (en) * 1993-06-10 2002-04-10 Texas Instruments Incorporated Semiconductor device with small die pad and method of making same
EP0642160A1 (en) * 1993-09-07 1995-03-08 Motorola, Inc. Semiconductor device with improved support means
EP0833382A1 (en) * 1996-09-30 1998-04-01 STMicroelectronics S.r.l. Plastic package for electronic devices
US6281566B1 (en) 1996-09-30 2001-08-28 Sgs-Thomson Microelectronics S.R.L. Plastic package for electronic devices

Similar Documents

Publication Publication Date Title
US20090189261A1 (en) Ultra-Thin Semiconductor Package
KR100674548B1 (ko) 반도체 장치
WO1998029903A1 (fr) Dispositif a semiconducteur encapsule dans de la resine et son procede de production
JP2008160148A (ja) 電子パッケージの形成方法
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
JPS60167454A (ja) 半導体装置
KR950007068A (ko) 적층형 반도체 장치의 제조방법 및 그에 따른 반도체 패키지
JPS61236130A (ja) 半導体装置
US12125780B2 (en) Extendable inner lead for leaded package
JPS6086851A (ja) 樹脂封止型半導体装置
KR100891649B1 (ko) 반도체 패키지 제조방법
JPH0344040A (ja) 半導体装置及びその製造方法
JP3847432B2 (ja) 樹脂封止半導体装置及びその製造方法
US12456664B2 (en) Semiconductor device with thermal dissipation and method therefor
JPH08115941A (ja) 半導体装置
JPS61241954A (ja) 半導体装置
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JPH04155949A (ja) 樹脂封止型半導体装置
JP3891772B2 (ja) 半導体装置
JPH0294463A (ja) 半導体装置
JPH01209751A (ja) リードフレーム
KR100460072B1 (ko) 반도체패키지
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
JPS63133554A (ja) 半導体装置
KR100345163B1 (ko) 볼 그리드 어레이 패키지