JPH01188055A

JPH01188055A - データ伝送方式

Info

Publication number: JPH01188055A
Application number: JP1147488A
Authority: JP
Inventors: Masakazu Moritoki; 守時　正和
Original assignee: Komatsu Ltd
Current assignee: Komatsu Ltd
Priority date: 1988-01-21
Filing date: 1988-01-21
Publication date: 1989-07-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野〕本発明は、複数の処理装置を直列接続し、前段の処ＩＩ
Ｉ！装首から後段の処理装置へとデータを伝送りるため
のデータ伝送方式に関する。

〔従来の技術およびその課題〕

複数の処理装置を直列接続したシステムとしては第２図
に示すようなものがあり、ＬＡＮメインコントローラ１
０１および各ＬＡＮコントローラ１０２−１〜１０２−
ｎが環状に直列接続されている。ＬＡＮメインコントロ
ーラ１０１は制御装置１０３によって制御されており、
この制御に応答してデータをＬＡＮコントローラ１０２
−１に伝送する。、ＬＡＮコントローラ１０２−１は前
記データをレンサ１０４−１の検出出力に基づいて処理
し、処理されたデータを後段のＬＡＮコントローラ１０
２−２へ伝送ける。ＬＡＮコントローラ１０２−２は前
記データに基づいてアクチュエータ１０５−１を作動さ
せ、該データを後段のＬ　Ａ　Ｎコントーラヘ伝送する
。以下同様に、前段のしＡＮコントローラから後段のＬ
ＡＮコントロ−ラへとデータが伝送され、最後段のＬＡ
Ｎコントローラ１０２−ｎからはここで処理されたデー
タがＬＡＮメインコントローラ１０１へ伝送される。

従来のＬＡＮコントローラは第３図に示すように構成さ
れており、前段のコントローラからの伝送信号が復調回
路１１および同期検出回路１２に入力される。復調回路
１１はこの伝送信号を復調し、ｆ−タを示づ復調出力を
入出力処理回路１３へ加える。また同期検出回路１２は
前記伝送信号に伴う同期信号を検出し、この同期信号を
入出力処理回路１３および変調回路１４に加える。

入出力処理回路１３は復調回路１１からのデータを同期
検出回路１２からの同期信号に同期して入力し、このデ
ータに基づいてアクチュエータを作動させたり、センサ
からの検出出力に基づいて前記データを処理し、処理さ
れたデータを示す信号を変調回路１４に加える。

変調回路１４は前記信号を変調し、この変調出力を同期
検出回路１２からの同期信号と供に後段のＬＡＮコント
ローラへ伝送する。

上記同期検出回路には第４図に示すように構成されてお
り、立ち上り検出回路１５には第５図（ａ）に示寸よう
な前段のコントローラからの伝送信号が加えられる。立
ち上り検出回路１５はこの伝送（８号の立ち上りを時点
ｔ１で検出し、立ち上りを検出すると°カウンタ１６の
ＣＬＲ端子に信号を加える。カウンタ１６はこの信号に
よりリセットされ、リセットされると０２端子からロー
レベルの信号を出力する。このとき、インバータ１７か
らは５図（Ｃ）に示すようにハイレベルの信号が出力さ
れる。そしてカウンタ１６はリセットされた後に、同期
信号の８倍の周波数を有ｌる第５図（ｂ）に示すような
基準クロック信号を計数し、この計数値が４になった時
点ｔ２で０２端子の出力を反転させる。したがって、Ｑ
２端子からはハイレベルの信号が出力され、インバータ
１７は第５図（ｂ）に示すように時点ｔ２でローレベル
の信号を出ツノする。以降、＾を段のＬＡＮコントロー
ラからの伝送信号の立ら上りでカウンタ１６がリセット
されることによりＱ２端子からローレベルの信号が出力
され、カウンタ１６による基準クロック信号の計数値が
４になると０２端子の出力が反転される。この結宋、イ
ンバータ１７からは第５図（Ｃ）に示すような検出され
た開明イ３号が出力される。

ただし、検出された同期信号は立ち上った後、４つ目の
基準クロック信号が立ち上ると同時に立ち下るので、第
５図（Ｃ）に示づように前後のＬＡＮコントローラの同
期信号の立ら下つと必ずしも一致しない。そして、両者
の同期信号のずれは、基準クロック信号が第５図ｆｄ）
のようなタイミングであれば最大となる。このとき、検
出された同期信号は第５図（ｅ）に示づように基本クロ
ック信号の１周期分つまり前後のコントローラからの同
期信号の１／８周期分ずれる。なお、！！準ワクロック
信号同期Ｆｆｉ号の１６侶の周波数にすると、検出され
た同期信号のずれは元の同期信号に対して最大１／１６
周期分となる。

このような同期信号のずれは、ＬＡＮコントローラで同
期信号が検出８れる度に変化していく可能性がある。こ
こで、検出された同期信号は例えば第６図ｆａ）に示す
ようになったとし、また入出力処理回路１３から出力さ
れるデータは例えば第６図（ｂ）に示すような信号Ａ〜
倍信号からなるとする。この場合、データを示した信号
Ａ−七号Ｅは同期信号に同期し、変調回路１４から送出
されるので、それぞれの幅が異なることになる。

さらに、この信号が次々とＬＡＮコントローラを伝送さ
れていくに従い、各ＬＡＮコントローラを通るたびに基
準クロックの周期分ずつデータ長（検出された同期信号
長）が長短していく可能性がある。

たとえば、基準クロックを基本りＵツク信号の８倍にす
れば、ＬＡＮコントローラを４ヶ通った場合にはデータ
長は、ＬＡＮメインコントローラが送出したものに比べ
１／２〜３／２倍の幅でばらつく可能性がある。

このため、データを前段のコントローラから後段のコン
トローラへと伝送していくと、データの伝送エラーを弁
士ずる確率が高くなるという問題点があった。

そこで、本発明はｆ−夕の伝送エラーが発生する確率を
低くづることが可能なデータ伝送方式を促供することを
目的とする。

〔課珀を解決づるための手段）本発明では、複数の処理装置を直列接続し、この処理装
置は前段の処理装置からのデータに伴う同期信号を検出
し、この同期信号に同期して該データを処理するデータ
伝送方式にＪ３いて、送信クロック信号を発生ずる送信
クロック発生手段と、前記処理されたｆ−タを前記同期
信号に同期して入力するとともに、該データを前記送信
クロック７Ｆ、生手段による送信クロック信号に同期し
て入力した順序で出力する先入れ先出し手段とを前記各
処Ｊ’ｌ！装置に備え、前記先入れ先出し手段から出力
されたデータを前記送信クロック信号と供に後段の処理
装置へ送出するようにしたことを特徴とする。

（作用）本発明によれは゛、先入れ先出し手段からデータを送信
クロック信号に同期して出力し、このデータを送信クロ
ック信号と供に後段の処理装置へ送出する。したがって
、後段の処理装置は前記送信クロック信号を同期信号ど
して検出し、検出された同期信号に同期してデータを入
力する。このため、同期信号のずれを最小限に止めるこ
とができる。

〔実施例〕

以下、本発明の実施例を添付図面を参照してδ■細に説
明する。

第１図は本発明に係るデータ伝送方式を適用したＬＡＮ
コントローラの一実施例を示すブロック図である。この
実施例では第３図に示した従来のＬＡＮコントローラに
送信クロック発生回路１を設けろとともに、入出力処理
装量１３と変調回路１４間にＦ　Ｉ　ＦＯ（Ｆｉｒｓｔ
　Ｉｎ　　Ｆｉｒｓｔ　ｏｕｔの略）回路２を挿入して
構成される。また、この実施例のＬＡＮコントローラは
第２図に示す環状に直列接続されたＬ　Ａ　Ｎ　Ｄシト
ローラ１０２−１〜１０２−ｎとして用いられるもので
ある。なお、第１図において第３図に示した従来のコン
トローラと同様の作用を果す部分には説明の便宜上同じ
符号を付寸。

第１図における送信クロック発生回路１は、予め定めら
れた周波数の送信クロック信号をＦＩＦＯ回路２および
変調回路１４に送出している。この送信クロック信号の
周波数は、例えば同期検出回路１２で同期信号検出に用
いられる基準クロック信号の１／８倍であり、故に第２
図に示したＬＡＮメインコントローラ１０１から送出さ
れる元の同期信ぢの周波数に等しい。

ＦＩＦＯ回路２は同期検出回路１２から例えば第６図（
ａ）に示すような同期信号を入力するとともに、この同
期信号に同期して入出力処理回路１３から例えば第６図
（ｂ）に示すようなぞれぞれの幅が異なる信号Ａ〜信号
Ｅからなるデータを順次人力する。そして、ＦＩＦＯ回
路２は送信クロック発生回路１からの第６図（Ｃ）に示
すような送信クロックイ８号を入力すると、この送信ク
ロック信号に同期して前記データを入力した順序で第６
図（ｄ）に示１ように出力していく。このとき、ＦＩＦ
Ｏ回路２から出力された信号Ａ〜信号Ｅは、送信クロッ
ク信号に同期しているので互いの幅が等しくなる。

前記信号Ａ〜信号Ｅは変調回路１４に入力され、ここで
変調されて後段のＬＡＮコントローラへと送出される。

この際、変調回路１４は信号Ａ〜信号Ｅからなるデータ
を前記送信クロック信号に同期して該送信クロック信号
とともに送出する。したがって、後段のＬＡＮコントロ
ーラはこの送信クロック信号を同期信号として検出する
ことになり、検出された同期信号に同期してデータを入
力し、さらに処理されたデータを自己の送信クロック信
号に同期して送出することになる。

寸なりも、ＬＡＮコントローラは伝送されてきたデータ
を入力するとさに検出された同期信号を用い、処理され
たデータを送出するときには自己の送信クロック信号を
用いている。このため、ＬＡＮコントローラを経る度に
同期信号が変化してずれるようなことがなく、データの
伝送エラーの発生を低い確率に押さえることができる。

なお、本実施例では環状に直列接続された複数のコント
ローラを例示しているが、これに限定されるものでなく
、複数の処理装置を直列接続し、前段の処理装置から後
段の処理装置へとデータを伝送リ−るに際し、この処理
装置が同期信号を検出することによりデータを入力づる
ようなシステムであればどのようなものでも本発明を適
用しつる。

（発明の効果）以上説明したように本発明によれば、検出された同期信
号に同期してデータを先入れ先出し手段に入力し、この
先入れ先出し手段からデータを送信クロック信号に同期
して、送信クロック信号で変調して後段の処理装置へ送
出している。このため、同期信号のずれを最小限に止め
ることができ、もってデータの伝送エラーが発生する確
率を低くすることが可能なデータ伝送方式を捷供するこ
とができる。

【図面の簡単な説明】

第１図は本発明に係るデータ伝送方式を通用したＬＡＮ
コントローラの一実施例を示すブロック図、第２図は複
数のコントローラを環状に直列接続したシステムを承り
ブロック図、第３図は従来のＬＡＮコントローラを示１
Ｊブロック図、第４図は同期検出回路を示すブロック図
、第５図は同期検出回路の動作を説明するために用いら
れたタイミングチＩＩ−ト、第６図はデータ、検出され
た同期信号および送信クロック信号の相関を説明りるた
めに用いられた図である。１・・・−送信クロック発生回路、２・・・ＦＩＦＯ回
路、１１・・・復調回路、１２・・・同期検出回路、１
３・・・入出力処理回路、１４・・・変調回路、１５・
・・立上り検出回路、１６・・・カウンタ、１７・・・
インバータ、１０１・・・ＬＡＮメインコントローラ、
１０２−１〜１０２−ｎ・・・ＬＡＮコントローラ、１
０３・・・制御１１ｖｃ置、１０４−１〜１０４−　ｎ
　・・・センサ、１０５−１〜１０５−、ｉ！・・・ア
クチュエータ。第４図＋！第５図

Claims

【特許請求の範囲】複数の処理装置を直列接続し、この処理装置は前段の処
理装置からのデータに伴う同期信号を検出し、この同期
信号に同期して該データを処理するデータ伝送方式にお
いて、送信クロック信号を発生する送信クロック発生手段と、前記処理されたデータを前記同期信号に同期して入力す
るとともに、該データを前記送信クロック発生手段によ
る送信クロック信号に同期して入力した順序で出力する
先入れ先出し手段とを前記各処理装置に備え、前記先入れ先出し手段から出
力されたデータを前記送信クロック信号と供に後段の処
理装置へ送出するようにしたことを特徴とするデータ伝
送方式。