JPH01189185A - 埋込み構造半導体レーザの製造方法 - Google Patents
埋込み構造半導体レーザの製造方法Info
- Publication number
- JPH01189185A JPH01189185A JP1323188A JP1323188A JPH01189185A JP H01189185 A JPH01189185 A JP H01189185A JP 1323188 A JP1323188 A JP 1323188A JP 1323188 A JP1323188 A JP 1323188A JP H01189185 A JPH01189185 A JP H01189185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- mesa
- substrate
- mesa structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大面積に均一な組成および層厚を有するエピ
タキシャル膜を成長可能な有機金属エピタキシャル法に
よる埋込み構造半導体レーザの製造方法に関するもので
ある。
タキシャル膜を成長可能な有機金属エピタキシャル法に
よる埋込み構造半導体レーザの製造方法に関するもので
ある。
レーザとしては、低しきい値で発振しかつ安定なモード
で動作するものが望ましい。このような条件を満たすも
のとして、活性層を活性層よりも屈折率の小さい材料で
囲むように埋め込んだ埋込み構造半導体レーザがある。
で動作するものが望ましい。このような条件を満たすも
のとして、活性層を活性層よりも屈折率の小さい材料で
囲むように埋め込んだ埋込み構造半導体レーザがある。
今までに報告されている埋込み構造半導体レーザの代表
的な構造を第８図に示す。
的な構造を第８図に示す。
第８図は、エム・ヒラオ（Ｍ、Ｈｉｒａｏ）等によって
報告されたもの（Ｊ、Ａｐｐρ、ｐｈｙｓ、 、 １９
８０． ｖｏｌ、 ５１． Ｐ４５３’９）である。図
中１ｂはｎ形１ｎＰバッファ層、２はＧａＩｎＡｓＰ活
性層、３はｐ形ＩｎＰクラッド層、４はｐ形ＩｎＰ電流
ブロック層、５はｎ形１ｎＰ電流閉じ込め層、７はｐ形
Ｇａ１ｎＡｓＰキャップ層である。活性層２が屈折率の
小さいＩｎＰ層ｌｂ、３．４．５によって囲まれた埋込
み構造になっている。この構造において、ブロック層４
及び電流閉じ込め層５は液相エピタキシャル法（ＬＰＥ
法）によって成長され、ＬＰＥ法ではメサ上部につけた
誘電体膜に結晶が成長しないことを利用している。
報告されたもの（Ｊ、Ａｐｐρ、ｐｈｙｓ、 、 １９
８０． ｖｏｌ、 ５１． Ｐ４５３’９）である。図
中１ｂはｎ形１ｎＰバッファ層、２はＧａＩｎＡｓＰ活
性層、３はｐ形ＩｎＰクラッド層、４はｐ形ＩｎＰ電流
ブロック層、５はｎ形１ｎＰ電流閉じ込め層、７はｐ形
Ｇａ１ｎＡｓＰキャップ層である。活性層２が屈折率の
小さいＩｎＰ層ｌｂ、３．４．５によって囲まれた埋込
み構造になっている。この構造において、ブロック層４
及び電流閉じ込め層５は液相エピタキシャル法（ＬＰＥ
法）によって成長され、ＬＰＥ法ではメサ上部につけた
誘電体膜に結晶が成長しないことを利用している。
ところが、有機金属気相エピタキシャル法（ＭＯＶＰＥ
法）によって、第９図に示すメサ上面にＳｉｎｇ膜８を
つけた高さ、μｍ以上の逆メサ構造を埋め込む場合、メ
サ側面で角状の異常成長が起き、埋め込み成長ができな
い。これはメサ側面にエピタキシャル成長の起きにくい
（１１１） 面が出ているためであると考えられる。メ
サ側面での異常成長が起きないように埋込み成長を行う
ためには、メサ高を１μｍ以下にした逆メサ構造でメサ
上面のマスクによって選択的にメサ側面を埋め込み、更
にマスクを除去した後基板全面に成長を行う２回の工程
が必要となる。このことは、例えば、「近藤他昭和６２
年度春季応物予稿３０Ｐ−ＺＨ−８Ｊに記載されている
。
法）によって、第９図に示すメサ上面にＳｉｎｇ膜８を
つけた高さ、μｍ以上の逆メサ構造を埋め込む場合、メ
サ側面で角状の異常成長が起き、埋め込み成長ができな
い。これはメサ側面にエピタキシャル成長の起きにくい
（１１１） 面が出ているためであると考えられる。メ
サ側面での異常成長が起きないように埋込み成長を行う
ためには、メサ高を１μｍ以下にした逆メサ構造でメサ
上面のマスクによって選択的にメサ側面を埋め込み、更
にマスクを除去した後基板全面に成長を行う２回の工程
が必要となる。このことは、例えば、「近藤他昭和６２
年度春季応物予稿３０Ｐ−ＺＨ−８Ｊに記載されている
。
このことから、ＭＯＶＰＥ法で埋込み構造レーザを従来
の方法で製作する場合、メサ高を１μｍ以下に制御する
ことが必要であり、それをウェットエツチングで均一に
行うことはかなりの困難を有する。また、このようにし
て埋込み構造レーザを製作した場合、エピタキシャル成
長の起こりにくい（１１１）面がメサ側面に表われてお
り、第１０図に示すように埋込み層との界面で成長が進
まず結晶性が悪くレーザの信顧性等に問題が出る場合が
ある。
の方法で製作する場合、メサ高を１μｍ以下に制御する
ことが必要であり、それをウェットエツチングで均一に
行うことはかなりの困難を有する。また、このようにし
て埋込み構造レーザを製作した場合、エピタキシャル成
長の起こりにくい（１１１）面がメサ側面に表われてお
り、第１０図に示すように埋込み層との界面で成長が進
まず結晶性が悪くレーザの信顧性等に問題が出る場合が
ある。
本発明の目的は、気相成長特有のガスの輸送現像によっ
て起こるメサ近傍での異常成長を除去し、メサ高による
埋込み成長の制限をなくし、さらに信頬性の高い埋込み
構造半導体レーザの製造方法を提供することにある。
て起こるメサ近傍での異常成長を除去し、メサ高による
埋込み成長の制限をなくし、さらに信頬性の高い埋込み
構造半導体レーザの製造方法を提供することにある。
本発明は、第１導電型バッファ層、活性層、第２導電型
クラッド層又は、さらに第２導電型キャップ層を加えた
多層構造を有する第１導電型半導体基板を選択的にエツ
チングしてメサ構造を形成するとき、従来の技術で使用
されていたウェットエツチングを使わずドライエツチン
グを使用することを主要の特徴とする。ドライエツチン
グを使用することにより、メサ側面に（１１１）面ば表
われない。垂直に近いメサ構造を容易に均一に形成する
ことが可能である。
クラッド層又は、さらに第２導電型キャップ層を加えた
多層構造を有する第１導電型半導体基板を選択的にエツ
チングしてメサ構造を形成するとき、従来の技術で使用
されていたウェットエツチングを使わずドライエツチン
グを使用することを主要の特徴とする。ドライエツチン
グを使用することにより、メサ側面に（１１１）面ば表
われない。垂直に近いメサ構造を容易に均一に形成する
ことが可能である。
そのことにより、メサ高を２μｍ以上にした場合でも、
メサ近傍での異常成長をおさえてメサを平坦に埋込むこ
とが可能であり、またメサ側面での結晶性が良くなるこ
とより界面における欠陥が少なくなり信頼性も向上する
。
メサ近傍での異常成長をおさえてメサを平坦に埋込むこ
とが可能であり、またメサ側面での結晶性が良くなるこ
とより界面における欠陥が少なくなり信頼性も向上する
。
第１図から第３図に本発明による半導体レーザの製造方
法を順を追って示す。まず第１図に示すように、（１０
０）面ｎ形１ｎＰ基板ｌａ上にＳｅドドーｎ形１ｎＰバ
ッファ層１ｂ（ｄ！２４ｍ）、アンドープＧａＩｎＡｓ
Ｐ活性層２（ｄ＝Ｑ。
法を順を追って示す。まず第１図に示すように、（１０
０）面ｎ形１ｎＰ基板ｌａ上にＳｅドドーｎ形１ｎＰバ
ッファ層１ｂ（ｄ！２４ｍ）、アンドープＧａＩｎＡｓ
Ｐ活性層２（ｄ＝Ｑ。
１μｍ）、ｐ形ＩｎＰクラッド層３ （ｄ＝１． ０μ
ｍ）、ｐ形Ｇａ１ｎＡｓＰキャップ層？ （ｄ＝０．５
μｍ）をＭＯＶＰＥ法によって成長する。
ｍ）、ｐ形Ｇａ１ｎＡｓＰキャップ層？ （ｄ＝０．５
μｍ）をＭＯＶＰＥ法によって成長する。
次に第２図において成長面にスパッタリング法によって
酸化チタン膜８を付け、ホトグラフィ技術によって（０
１１）方向に酸化チタン膜ストライプマスクをストライ
ブ幅約１．５μｍで形成する。
酸化チタン膜８を付け、ホトグラフィ技術によって（０
１１）方向に酸化チタン膜ストライプマスクをストライ
ブ幅約１．５μｍで形成する。
そして、塩素アルゴン系のＲＩＥ装置を使用してメサ高
２．０μｍのメサ構造を形成する。このときメサ側面は
基板表面に対して８０度程度であり、（１１１）面は表
われない。またほぼ垂直に近いためクラッド層３が１μ
ｍ程度である場合でも活性層幅は、２μｍ以下であり、
横モードの制御は可能である。さらにドライエツチング
の特徴より、メサ高は面内で均一に形成することができ
る。
２．０μｍのメサ構造を形成する。このときメサ側面は
基板表面に対して８０度程度であり、（１１１）面は表
われない。またほぼ垂直に近いためクラッド層３が１μ
ｍ程度である場合でも活性層幅は、２μｍ以下であり、
横モードの制御は可能である。さらにドライエツチング
の特徴より、メサ高は面内で均一に形成することができ
る。
次に第３図に示すようにメサ上面のマスクを用い選択的
にメサ構造以外の領域を埋め込むように、ＭＯＶＰＥ法
によって、ｐ形ＩｎＰ電流ブロック層４ （ｄ＝ｌ μ
ｍ）、ｎ形！ｎＰ電流閉じ込め層５ （ｄユ１μｍ）を
形成する。この場合のＭＯＶＰＥ法の成長条件としては
、例えばソースガスとしてＰＨ，：ＴＭＩ−１５０：１
（モル比）を用い、Ｐ形１ｎＰを堆積する場合はド
ーピングガスとしてＤＥＺを、ｎ形１ｎＰを堆積する場
合にはドーピングガスとしてＨ，Ｓｅを用い、キャリア
ガスとして水素を用い、反応炉内圧力を５０Ｔ０ｒｒ、
基板温度を約６８５℃として堆積を行う。
にメサ構造以外の領域を埋め込むように、ＭＯＶＰＥ法
によって、ｐ形ＩｎＰ電流ブロック層４ （ｄ＝ｌ μ
ｍ）、ｎ形！ｎＰ電流閉じ込め層５ （ｄユ１μｍ）を
形成する。この場合のＭＯＶＰＥ法の成長条件としては
、例えばソースガスとしてＰＨ，：ＴＭＩ−１５０：１
（モル比）を用い、Ｐ形１ｎＰを堆積する場合はド
ーピングガスとしてＤＥＺを、ｎ形１ｎＰを堆積する場
合にはドーピングガスとしてＨ，Ｓｅを用い、キャリア
ガスとして水素を用い、反応炉内圧力を５０Ｔ０ｒｒ、
基板温度を約６８５℃として堆積を行う。
この成長において、メサ高は１μｍ以上になっているが
、メサ側面には角状の異常成長はおこらない。
、メサ側面には角状の異常成長はおこらない。
次に、ＨＦによってメサ上面の酸化チタン８を除去する
。そして、基板側を研磨してウェハの厚さを約８０μｍ
とした後、成長側にＡ ｕ ／ Ｚ ｎ ／Ｎｉ電極、
基板側にＡｕ ／ Ｇ ｅ ／ Ｎ ｉ電極を真空蒸着
し、Ｈ２中４２０℃で熱処理し電極を形成する。その後
、紙面に平行な面をへき関し、レーザ・チップを作製す
る。
。そして、基板側を研磨してウェハの厚さを約８０μｍ
とした後、成長側にＡ ｕ ／ Ｚ ｎ ／Ｎｉ電極、
基板側にＡｕ ／ Ｇ ｅ ／ Ｎ ｉ電極を真空蒸着
し、Ｈ２中４２０℃で熱処理し電極を形成する。その後
、紙面に平行な面をへき関し、レーザ・チップを作製す
る。
上記に示したように、メサ構造形成にドライエツチング
を用いることによりレーザデバイスを作製すれば、メサ
側面に（１１１）面が表われないため、メサ高の制限を
受けることなく、ＭＯＶＰＥ法で、メサ近傍に異常成長
を生じさせることなく、メサを平坦に埋め込むことがで
き、ＭＯＶＰＥ法だけで容易に埋込み構造半導体レーザ
を作製することができる。さらに、メサ側面を成長前に
ウェットエツチングによりドライエツチングのダメージ
領域を除去することで、界面状態をよくし、信頼性を向
上させることができる。
を用いることによりレーザデバイスを作製すれば、メサ
側面に（１１１）面が表われないため、メサ高の制限を
受けることなく、ＭＯＶＰＥ法で、メサ近傍に異常成長
を生じさせることなく、メサを平坦に埋め込むことがで
き、ＭＯＶＰＥ法だけで容易に埋込み構造半導体レーザ
を作製することができる。さらに、メサ側面を成長前に
ウェットエツチングによりドライエツチングのダメージ
領域を除去することで、界面状態をよくし、信頼性を向
上させることができる。
また、上記実施例では、１回のＭＯＶＰＥ法による埋込
み成長で埋込み構造レーザデバイスを作製したが、従来
のようにメサ高の低いメサ構造を用い、選択的にその領
域以外に成長を行い、その後マスクを除去し基板全面に
成長を行う、２回のＭＯＶＰＥ法による埋込み成長で埋
込み構造レーザを作製する工程でもよい。その工程を第
４図から第７図に示す。また、この場合埋込み層６とな
る部分にｎ形ＩｎＰを用いた場合は、活性層上面の埋込
み層６部分にｐ形ＴｎＰクラッド層３に到達するまでＺ
ｎの拡散を行いｐ形化すればよい。
み成長で埋込み構造レーザデバイスを作製したが、従来
のようにメサ高の低いメサ構造を用い、選択的にその領
域以外に成長を行い、その後マスクを除去し基板全面に
成長を行う、２回のＭＯＶＰＥ法による埋込み成長で埋
込み構造レーザを作製する工程でもよい。その工程を第
４図から第７図に示す。また、この場合埋込み層６とな
る部分にｎ形ＩｎＰを用いた場合は、活性層上面の埋込
み層６部分にｐ形ＴｎＰクラッド層３に到達するまでＺ
ｎの拡散を行いｐ形化すればよい。
さらに、半導体基板１としてＳｅドドーｎ形ＩｎＰ層１
ｂがないｎ形１ｎＰ基板１ａを用いてもよい。
ｂがないｎ形１ｎＰ基板１ａを用いてもよい。
さらに、上記実施例では、電流ブロック部として、Ｉｎ
Ｐのｐｎ逆バイアス層を用いたが、ｐ形ＩｎＰ電流ブロ
ック層４、ｎ形１ｎＰ電流閉じ込めＮ５の代わりに、半
絶縁性のＩｎＰ層を用いてもよい。
Ｐのｐｎ逆バイアス層を用いたが、ｐ形ＩｎＰ電流ブロ
ック層４、ｎ形１ｎＰ電流閉じ込めＮ５の代わりに、半
絶縁性のＩｎＰ層を用いてもよい。
さらに、ＧａＩｎＡｓＰ／ＩｎＰ系について述べたが、
Ｇ ａ Ａ ｓ ／ Ａ ＲＧ ａ Ａ ｓ系などの他
の結晶系を用いてもよい。
Ｇ ａ Ａ ｓ ／ Ａ ＲＧ ａ Ａ ｓ系などの他
の結晶系を用いてもよい。
さらに、ここでは、ｎ形基板を用いて説明したが、ｐ形
基板を用いても、同様のことが可能である。
基板を用いても、同様のことが可能である。
以上説明したように本発明は、メサ形成に側面ニ（１１
１）面の出ないドライエツチングを使用することにより
、メサ高に関係なく、メサ近傍で異常成長が起こらない
埋込み成長が可能となり、またメサ側面の結晶性を向上
させ、レーザデノ＼イスの特性を上げる。さらに、均一
にエツチングが行えるドライエッチを用いることによっ
て、ＭＯＶＰＥ法の利点である一度に大面積での成長が
行えることを生かし、多量の半導体レーザデバイスを作
製することが可能になる効果があり、また、均一なメサ
が形成できるという点からも狭線幅が得られる等のレー
ザ特性を上げることができる。
１）面の出ないドライエツチングを使用することにより
、メサ高に関係なく、メサ近傍で異常成長が起こらない
埋込み成長が可能となり、またメサ側面の結晶性を向上
させ、レーザデノ＼イスの特性を上げる。さらに、均一
にエツチングが行えるドライエッチを用いることによっ
て、ＭＯＶＰＥ法の利点である一度に大面積での成長が
行えることを生かし、多量の半導体レーザデバイスを作
製することが可能になる効果があり、また、均一なメサ
が形成できるという点からも狭線幅が得られる等のレー
ザ特性を上げることができる。
そして本発明において、特許請求範囲第１項の発明は従
来のＭＯＶＰＥ法での埋込み構造レーザと違い埋込み成
長は一回ですみ、製造工程を簡単にすることができる。
来のＭＯＶＰＥ法での埋込み構造レーザと違い埋込み成
長は一回ですみ、製造工程を簡単にすることができる。
同じく第２項の発明は、２回の埋込み成長が必要である
が、前記第１項の発明以上にメサ側面での結晶性を上げ
、さらに信頼性等の特性が向上する。同じく第３項の発
明は、前記第１項、第２項の発明と比較し、高抵抗Ｉｎ
Ｐ層によって埋込むことから、活性層への電流狭窄を止
めることが可能であり、また第１項、第２項の発明で電
流ブロック部として使用していたｐ−ｎ接合を無くすこ
とにより、レーザ素子の寄生容量を小さくすることがで
き、高周波特性を上げることが可能である。
が、前記第１項の発明以上にメサ側面での結晶性を上げ
、さらに信頼性等の特性が向上する。同じく第３項の発
明は、前記第１項、第２項の発明と比較し、高抵抗Ｉｎ
Ｐ層によって埋込むことから、活性層への電流狭窄を止
めることが可能であり、また第１項、第２項の発明で電
流ブロック部として使用していたｐ−ｎ接合を無くすこ
とにより、レーザ素子の寄生容量を小さくすることがで
き、高周波特性を上げることが可能である。
第１図乃至第３図は本発明に係わる埋込み構造半導体レ
ーザデバイスの製造方法の一実施例を説明するための工
程断面図、第４図乃至第７図はその第２の実施例を説明
するための断面図、第８図はＬＰＥ法で作製された従来
の埋込み構造半導体レーザを示す断面図、第９図、第１
０図は、ＭＯＶＰＥ法による従来゛の製造方法を説明す
るための断面図である。 １、ｌａ”−ｎ形１ｎＰ基板、■ｂ・・・ｎ形ｒｎＰバ
ッファ層、２・・・ＧａＩｎＡｓＰ活性層、３・・・ｐ
形ＴｎＰクラッド層、４・・・ｐ形１ｎＰ電流ブロック
層、５・・・ｎ形ＩｎＰ電流閉込め層、６・・・ｐ形■
ｎＰ埋込み層、７・・・ｐ形Ｇａ１ｎＡｓＰキャップ層
、８・・・酸化チタン膜 特許出願人 日本電信電話株式会社代理人 弁理士
玉 蟲 久五部 （外２名） 第 １ 図 第 ２ 図 第 ３ 口 本発明の第２の実施伊１の断面図 第４図 本発明の１２の実施例のＷｆｒｉ！１図第５図 本発明の第２の実７４伊ＫＩ）断面図 篤６図 本発明の第２の実廃伊］の断面図 第７図 旦 半導体レーザの断１ｌｌｉＱ図 第８図 ＭＯＶＰＥ法による従来の製造方法の 断面図 第 ９ 図 ＭＯＶＰＥ汰による従来の製造方法の 断面図 第１０図
ーザデバイスの製造方法の一実施例を説明するための工
程断面図、第４図乃至第７図はその第２の実施例を説明
するための断面図、第８図はＬＰＥ法で作製された従来
の埋込み構造半導体レーザを示す断面図、第９図、第１
０図は、ＭＯＶＰＥ法による従来゛の製造方法を説明す
るための断面図である。 １、ｌａ”−ｎ形１ｎＰ基板、■ｂ・・・ｎ形ｒｎＰバ
ッファ層、２・・・ＧａＩｎＡｓＰ活性層、３・・・ｐ
形ＴｎＰクラッド層、４・・・ｐ形１ｎＰ電流ブロック
層、５・・・ｎ形ＩｎＰ電流閉込め層、６・・・ｐ形■
ｎＰ埋込み層、７・・・ｐ形Ｇａ１ｎＡｓＰキャップ層
、８・・・酸化チタン膜 特許出願人 日本電信電話株式会社代理人 弁理士
玉 蟲 久五部 （外２名） 第 １ 図 第 ２ 図 第 ３ 口 本発明の第２の実施伊１の断面図 第４図 本発明の１２の実施例のＷｆｒｉ！１図第５図 本発明の第２の実７４伊ＫＩ）断面図 篤６図 本発明の第２の実廃伊］の断面図 第７図 旦 半導体レーザの断１ｌｌｉＱ図 第８図 ＭＯＶＰＥ法による従来の製造方法の 断面図 第 ９ 図 ＭＯＶＰＥ汰による従来の製造方法の 断面図 第１０図
Claims (3)
- （１）第１導電型半導体基板上又は該半導体基板上に第
１導電型バッファ層が形成されてなる基板上に活性層、
第２導電型クラッド層、第２導電型キャップ層を堆積す
る工程と、該キャップ層、該クラッド層、該活性層、該
バッファ層又は該半導体基板をドライエッチングを用い
て選択的にエッチングしメサ側面が基板表面と９０度か
ら７０度と垂直に近い角度をなし（１１１）面とは異な
る面方位を有するメサ構造を形成する工程、有機金属エ
ピタキシャル法によつてメサ構造上面のマスクを用いて
選択的にメサ構造以外の領域に第２導電型半導体層、第
１導電型半導体層を成長させる工程を含むことを特徴と
する埋込み構造半導体レーザの製造方法。 - （２）第１導電型半導体基板上又は該半導体基板上に第
１導電型バッファ層が形成されてなる基板上に、活性層
、第２導電型クラッド層を堆積する工程と、該クラッド
層、該活性層、該バッファ層又は該半導体基板をドライ
エッチングを用いて選択的にエッチングしメサ側面が基
板表面と９０度から７０度と垂直に近い角度をなし（１
１１）面とは異なる面方位を有するメサ構造を形成する
工程と、有機金属エピタキシャル法によつてメサ構造上
面のマスクを用いて選択的にメサ構造以外の領域に第２
導電型半導体層、第１導電型半導体層を成長させる工程
と、メサ構造上面のマスクを除去し該基板全面に第２導
電型半導体層、第２導電型キャップ層を成長させる工程
を含むことを特徴とする埋込み構造半導体レーザの製造
方法。 - （３）第１導電型半導体基板上又は該半導体基板上に第
１導電型バッファ層が形成されてなる基板上に活性層、
第２導電型クラッド層、第２導電型キャップ層を堆積す
る工程と、該キャップ層、該クラッド層、該活性層、該
バッファ層又は該半導体基板をドライエッチングを用い
て選択的にエッチングし、メサ側面が基板表面と９０度
から７０度と垂直に近い角度をなし（１１１）面とは異
なる面方位を有するメサ構造を形成する工程、有機金属
エピタキシャル法によつてメサ構造上面のマスクを用い
て選択的にメサ構造以外の領域に半絶縁性半導体層を成
長させる工程を含むことを特徴とする埋込み構造半導体
レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1323188A JPH01189185A (ja) | 1988-01-23 | 1988-01-23 | 埋込み構造半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1323188A JPH01189185A (ja) | 1988-01-23 | 1988-01-23 | 埋込み構造半導体レーザの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189185A true JPH01189185A (ja) | 1989-07-28 |
Family
ID=11827411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1323188A Pending JPH01189185A (ja) | 1988-01-23 | 1988-01-23 | 埋込み構造半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189185A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260586A (ja) * | 1989-03-31 | 1990-10-23 | Mitsubishi Kasei Corp | 光半導体装置 |
| US5721751A (en) * | 1993-10-28 | 1998-02-24 | Nippon Telegraph & Telephone Corporation | Semiconductor laser |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178525A (ja) * | 1982-04-14 | 1983-10-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61180493A (ja) * | 1985-02-05 | 1986-08-13 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ素子の製造方法 |
| JPS61216495A (ja) * | 1985-03-22 | 1986-09-26 | Fujitsu Ltd | 半導体発光装置及びその製造方法 |
| JPS61228692A (ja) * | 1985-04-02 | 1986-10-11 | Nec Corp | 半導体レ−ザ |
| JPS6284581A (ja) * | 1985-10-08 | 1987-04-18 | Fujitsu Ltd | 半導体発光装置 |
| JPS62179192A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | 半導体発光素子 |
-
1988
- 1988-01-23 JP JP1323188A patent/JPH01189185A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178525A (ja) * | 1982-04-14 | 1983-10-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61180493A (ja) * | 1985-02-05 | 1986-08-13 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ素子の製造方法 |
| JPS61216495A (ja) * | 1985-03-22 | 1986-09-26 | Fujitsu Ltd | 半導体発光装置及びその製造方法 |
| JPS61228692A (ja) * | 1985-04-02 | 1986-10-11 | Nec Corp | 半導体レ−ザ |
| JPS6284581A (ja) * | 1985-10-08 | 1987-04-18 | Fujitsu Ltd | 半導体発光装置 |
| JPS62179192A (ja) * | 1986-01-31 | 1987-08-06 | Nec Corp | 半導体発光素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02260586A (ja) * | 1989-03-31 | 1990-10-23 | Mitsubishi Kasei Corp | 光半導体装置 |
| US5721751A (en) * | 1993-10-28 | 1998-02-24 | Nippon Telegraph & Telephone Corporation | Semiconductor laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100649777B1 (ko) | ＩｎＡｌＧａＮ 발광 장치 및 수직 전도 ＡｌＩｎＧａＮ 발광 장치 제조 방법 | |
| US5093278A (en) | Method of manufacturing a semiconductor laser | |
| JPS62160785A (ja) | モノリシツク半導体構造およびその製造方法 | |
| US5084410A (en) | Method of manufacturing semiconductor devices | |
| JPH01189185A (ja) | 埋込み構造半導体レーザの製造方法 | |
| US4926432A (en) | Semiconductor laser device | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| RU2007804C1 (ru) | Полупроводниковый лазер | |
| JPS62179790A (ja) | 半導体レ−ザ | |
| JPH05206565A (ja) | 半導体レーザ素子 | |
| CN118117442A (zh) | Vcsel器件的制作方法及vcsel器件 | |
| JPH05243610A (ja) | 半導体発光素子 | |
| JPH10510102A (ja) | チャネル内のリッジ状レーザ | |
| JPS61264776A (ja) | 光半導体装置 | |
| KR100304658B1 (ko) | 반도체 레이저 소자 및 그 제조방법 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JPS6118191A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS60163489A (ja) | 半導体装置 | |
| JPH1051064A (ja) | 半導体レーザ及びその製造方法 | |
| JPS63197395A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPH0378279A (ja) | 半導体レーザの製造方法 | |
| JPS63152192A (ja) | 半導体レ−ザ素子とその製造方法 | |
| JPH08111564A (ja) | 半導体素子とその製造方法 | |
| JPH07302951A (ja) | 半導体レーザ装置およびその製造方法 |