JPH0710019B2 - 埋込み構造半導体レ−ザの製造方法 - Google Patents
埋込み構造半導体レ−ザの製造方法Info
- Publication number
- JPH0710019B2 JPH0710019B2 JP857387A JP857387A JPH0710019B2 JP H0710019 B2 JPH0710019 B2 JP H0710019B2 JP 857387 A JP857387 A JP 857387A JP 857387 A JP857387 A JP 857387A JP H0710019 B2 JPH0710019 B2 JP H0710019B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa
- semiconductor laser
- type inp
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、大面積に均一な組成および層厚を有するエピ
タキシャル膜を成長可能な有機金属気相エピタキシャル
法による埋込み構造半導体レーザの製造方法に関するも
のである。
タキシャル膜を成長可能な有機金属気相エピタキシャル
法による埋込み構造半導体レーザの製造方法に関するも
のである。
レーザとしては、低しきい値で発振し、かつ安定なモー
ドで動作するものが望ましい。以上の条件をみたすもの
として、活性層を活性層よりも屈折率の小さい材料で囲
むように埋め込んだ埋込み構造半導体レーザがある。今
までに報告されている埋込み構造半導体レーザの代表的
なものを第７図，第８図に示す。
ドで動作するものが望ましい。以上の条件をみたすもの
として、活性層を活性層よりも屈折率の小さい材料で囲
むように埋め込んだ埋込み構造半導体レーザがある。今
までに報告されている埋込み構造半導体レーザの代表的
なものを第７図，第８図に示す。
第７図は、「平尾他，応用物理誌,1980,51巻,4539頁」
（M.Hirao et al.,J.Appl.Phys.,1980,vol.51,p4539）
で報告された埋込み構造半導体レーザを示す断面図であ
る。第７図において、１はｎ形InPバッファ層、２はGaI
nAsP活性層、３はｐ形InPクラッド層、４はｐ形InP電流
ブロック層、５はｎ形InP電流閉込め層である。活性層
２が屈折率の小さいInP層1,3,4,5によって囲まれた埋込
み構造になっている。この構造において、埋込み層４お
よび５は液相エピタキシャル法（以下「LPE法」とい
う）によって成長され、このLPE法では、メサ上部につ
けた誘導体膜に結晶が成長しないことを利用している。
（M.Hirao et al.,J.Appl.Phys.,1980,vol.51,p4539）
で報告された埋込み構造半導体レーザを示す断面図であ
る。第７図において、１はｎ形InPバッファ層、２はGaI
nAsP活性層、３はｐ形InPクラッド層、４はｐ形InP電流
ブロック層、５はｎ形InP電流閉込め層である。活性層
２が屈折率の小さいInP層1,3,4,5によって囲まれた埋込
み構造になっている。この構造において、埋込み層４お
よび５は液相エピタキシャル法（以下「LPE法」とい
う）によって成長され、このLPE法では、メサ上部につ
けた誘導体膜に結晶が成長しないことを利用している。
また、第８図は、「水戸他，米国電気電子技術者協会，
光波技術誌,LT−１巻,195頁,1983」（I.Mito et al.,IE
EE,J.Light wave Tech.,LT-1,p.195,1983）で報告され
た埋込み構造半導体レーザを示す断面図である。この半
導体レーザは、第７図に示した半導体レーザと同様に、
活性層２がInP層1,3,4,5に埋め込まれているが、最後に
クラッド層３を含めてすべてをｐ形InPの層６により埋
め込む構造になっている。ここでは、電流ブロック層4,
電流閉込め層５の成長には過飽和度の小さい２相融液を
用いたLPE法が用いられており、この場合、メサ上部と
高さが一致するまでメサ上部には結晶が成長しないこと
を利用している。
光波技術誌,LT−１巻,195頁,1983」（I.Mito et al.,IE
EE,J.Light wave Tech.,LT-1,p.195,1983）で報告され
た埋込み構造半導体レーザを示す断面図である。この半
導体レーザは、第７図に示した半導体レーザと同様に、
活性層２がInP層1,3,4,5に埋め込まれているが、最後に
クラッド層３を含めてすべてをｐ形InPの層６により埋
め込む構造になっている。ここでは、電流ブロック層4,
電流閉込め層５の成長には過飽和度の小さい２相融液を
用いたLPE法が用いられており、この場合、メサ上部と
高さが一致するまでメサ上部には結晶が成長しないこと
を利用している。
ところが、有機金属気相エピタキシャル法（以下「MOVP
E法」という）によって、第９図に示すメサ上部にSiO2
膜７をつけた逆メサ構造を埋め込む場合、メサ上部の両
端でメサ側面方向にそった角状の異常成長がおこり、埋
込み成長ができない。このことは、例えば「大石および
黒岩，電気化学協会誌,1201〜1214頁,132巻,5号,1985」
（M.Oishi and K.Kuroiwa,J.Electrochem.Soc.,pp.1201
〜1214,vol.132,No.5,1985）に記載されている。この異
常成長はSiO2膜の他に窒化シリコン膜でも生じ、一般に
その上に結晶成長が生じない膜をメサ上部に付した場合
に生じる。
E法」という）によって、第９図に示すメサ上部にSiO2
膜７をつけた逆メサ構造を埋め込む場合、メサ上部の両
端でメサ側面方向にそった角状の異常成長がおこり、埋
込み成長ができない。このことは、例えば「大石および
黒岩，電気化学協会誌,1201〜1214頁,132巻,5号,1985」
（M.Oishi and K.Kuroiwa,J.Electrochem.Soc.,pp.1201
〜1214,vol.132,No.5,1985）に記載されている。この異
常成長はSiO2膜の他に窒化シリコン膜でも生じ、一般に
その上に結晶成長が生じない膜をメサ上部に付した場合
に生じる。
また、第10図に示すように、垂直にメサを切った場合
も、側壁部分の成長が速く、側壁部分がすべてｐ形InP4
で覆われてしまうので、pn接合をメサ側面に形成するこ
とができなかった。
も、側壁部分の成長が速く、側壁部分がすべてｐ形InP4
で覆われてしまうので、pn接合をメサ側面に形成するこ
とができなかった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、気相成長特有のガスの輸送現象
によって起こるメサ近傍での異常成長の影響を除去でき
るMOVPE法による埋込み構造半導体レーザの製造方法を
提供することにある。
の目的とするところは、気相成長特有のガスの輸送現象
によって起こるメサ近傍での異常成長の影響を除去でき
るMOVPE法による埋込み構造半導体レーザの製造方法を
提供することにある。
このような目的を達成するために本発明は、活性相、ク
ラッド層、ステンシル層から成る多層構造のメサ領域を
有する第１導電形半導体基板上に第２導電形半導体層と
第１導電形半導体層から成る積層を有機金属気相エピタ
キシャル法により成長し、メサ領域以外の第１導電形半
導体基板上に成長した積層の高さがステンシル層の下面
に等しくなるようにする工程と、ステンシル層を選択除
去することによってステンシル層上面に堆積された積層
を除去するようにしたものである。
ラッド層、ステンシル層から成る多層構造のメサ領域を
有する第１導電形半導体基板上に第２導電形半導体層と
第１導電形半導体層から成る積層を有機金属気相エピタ
キシャル法により成長し、メサ領域以外の第１導電形半
導体基板上に成長した積層の高さがステンシル層の下面
に等しくなるようにする工程と、ステンシル層を選択除
去することによってステンシル層上面に堆積された積層
を除去するようにしたものである。
本発明においては、大面積に均一な組成および層厚を有
するエピタキシャル膜を成長可能な有機金属気相エピタ
キシャル法により、メサ近傍での異常成長を起こすこと
なく、埋込み構造半導体レーザを作製できる。
するエピタキシャル膜を成長可能な有機金属気相エピタ
キシャル法により、メサ近傍での異常成長を起こすこと
なく、埋込み構造半導体レーザを作製できる。
第１図〜第６図は、本発明に係わる埋込み構造半導体レ
ーザの製造方法の一実施例を説明するための断面図であ
る。まず、第１図に示すように、（100）面ｎ形InP基板
1a上にSeドープｎ形InP層1b（層厚約２μｍ）を積層し
たInP基板１を形成し、次に、アンドープGaInAsPの活性
層２（層厚約0.1μｍ）,p形InPクラッド層３（層厚約1.
0μｍ）を形成し、さらに、選択エッチングによりメサ
上面に成長した層を除去するためのGaInAsPステンシル
層８（層厚約0.1μｍ）をMOVPE法によって成長する。
ーザの製造方法の一実施例を説明するための断面図であ
る。まず、第１図に示すように、（100）面ｎ形InP基板
1a上にSeドープｎ形InP層1b（層厚約２μｍ）を積層し
たInP基板１を形成し、次に、アンドープGaInAsPの活性
層２（層厚約0.1μｍ）,p形InPクラッド層３（層厚約1.
0μｍ）を形成し、さらに、選択エッチングによりメサ
上面に成長した層を除去するためのGaInAsPステンシル
層８（層厚約0.1μｍ）をMOVPE法によって成長する。
次に、第２図に示すように成長面にプラズマCVD法によ
って酸化シリコン膜（図示せず）を付け、ホトリソグラ
フィの技術によって（011）方向に酸化シリコン膜でス
トライプ幅約２〜３μｍのストライプマスクを形成し、
１％のBrメチル液によって活性層の下までエッチング
し、メサ領域を形成する。そして、次に、酸化シリコン
膜をプラズマエッチング法によって除去する。
って酸化シリコン膜（図示せず）を付け、ホトリソグラ
フィの技術によって（011）方向に酸化シリコン膜でス
トライプ幅約２〜３μｍのストライプマスクを形成し、
１％のBrメチル液によって活性層の下までエッチング
し、メサ領域を形成する。そして、次に、酸化シリコン
膜をプラズマエッチング法によって除去する。
次に、第３図に示すように、MOVPE法により、上記のメ
サ領域を有する基板上にｐ形InP電流ブロック層４（層
厚約0.5μｍ）およびｎ形InP電流閉込め層５（層厚約0.
5μｍ）を形成する。成長条件としては、例えばソース
ガスとしてPH3:TMI＝150:1（流量比）を用い、ｐ形InP
を堆積する場合はドーピングガスとしてDEZ（ジエチル
亜鉛）を、ｎ形InPを堆積する場合にはドーピングガス
としてH2Seを用い、キャリアガスとして水素を用い、反
応炉内圧力を50Torr、基板温度を約685℃として堆積を
行なう。このとき、メサ上面では、側面に（111）面を
出した成長がおこり、他の領域では、ほぼ均一な成長が
おこる。そして、メサ領域以外で成長したｎ形InP電流
閉込め層５の高さをメサ領域最上面のGaInAsPステンシ
ル層８の下面にそろうようにする。
サ領域を有する基板上にｐ形InP電流ブロック層４（層
厚約0.5μｍ）およびｎ形InP電流閉込め層５（層厚約0.
5μｍ）を形成する。成長条件としては、例えばソース
ガスとしてPH3:TMI＝150:1（流量比）を用い、ｐ形InP
を堆積する場合はドーピングガスとしてDEZ（ジエチル
亜鉛）を、ｎ形InPを堆積する場合にはドーピングガス
としてH2Seを用い、キャリアガスとして水素を用い、反
応炉内圧力を50Torr、基板温度を約685℃として堆積を
行なう。このとき、メサ上面では、側面に（111）面を
出した成長がおこり、他の領域では、ほぼ均一な成長が
おこる。そして、メサ領域以外で成長したｎ形InP電流
閉込め層５の高さをメサ領域最上面のGaInAsPステンシ
ル層８の下面にそろうようにする。
次に、H2SO4:H2O2:H2O＝3:1:1（30℃）の溶液を用いて
メサ領域最上面のGaInAsPステンシル層８を選択エッチ
ングし、メサ領域上面に成長したｐ形InP電流ブロック
層4,n形InP電流閉込め層５を除去する。これにより、第
４図に示すような結晶平面の平坦化を行なう。
メサ領域最上面のGaInAsPステンシル層８を選択エッチ
ングし、メサ領域上面に成長したｐ形InP電流ブロック
層4,n形InP電流閉込め層５を除去する。これにより、第
４図に示すような結晶平面の平坦化を行なう。
次に、MOVPE法によって、p+形GaInAsPキャップ層９をウ
ェハ全体に成長し、基板側を研磨してウェハの厚さを約
80μｍとした後、成長側にAu/Zn/Ni電極10、基板側にAu
/Ge/Ni電極11を真空蒸着し、H2中420℃で熱処理し電極
を形成する。その後、紙面に平行な面をへき開し、第５
図に示すようなレーザ・チップを作製する。
ェハ全体に成長し、基板側を研磨してウェハの厚さを約
80μｍとした後、成長側にAu/Zn/Ni電極10、基板側にAu
/Ge/Ni電極11を真空蒸着し、H2中420℃で熱処理し電極
を形成する。その後、紙面に平行な面をへき開し、第５
図に示すようなレーザ・チップを作製する。
上記に示したように、その上に化合物半導体のエピタキ
シャル成長が可能な膜をメサ領域の最上層に用いること
によりレーザを作製すれば、MOVPE法によるメサ領域で
の異常成長は生じず、メサ領域を埋め込むことができ、
MOVPE法だけで容易に埋込み構造半導体レーザを作製す
ることができる。なお、最上層（ステンシル層）８の選
択エッチング時に下地のクラッド層３がエッチングされ
ないように最上層を選ぶ必要がある。
シャル成長が可能な膜をメサ領域の最上層に用いること
によりレーザを作製すれば、MOVPE法によるメサ領域で
の異常成長は生じず、メサ領域を埋め込むことができ、
MOVPE法だけで容易に埋込み構造半導体レーザを作製す
ることができる。なお、最上層（ステンシル層）８の選
択エッチング時に下地のクラッド層３がエッチングされ
ないように最上層を選ぶ必要がある。
また、上記実施例では、メサ領域最上層のGaInAsPステ
ンシル層８の下面とｎ形InP電流閉込め層５の上面がち
ょうど一致しなければ、選択エッチングによって表面の
平坦化はできない。しかし、ｎ形InP電流閉込め層５の
上面がメサ領域最上層（ステンシル層）８の下面より低
く、選択エッチングを行なった後、低いメサが残ったと
しても、そのメサの高さが１μｍより小さければ、MOVP
E法でもウェハ全体に均一に結晶を成長させることがで
きるので、その場合は、第６図に示すように、選択エッ
チング後にウェハ全体にｐ形InP埋込み層６を成長し、
表面の平坦化を行なってから、前述したようにp+形GaIn
AsPキャップ層9,Au/Zn/Ni電極10,Au/Ge/Ni電極11を作製
し、埋込み構造半導体レーザを作製する。
ンシル層８の下面とｎ形InP電流閉込め層５の上面がち
ょうど一致しなければ、選択エッチングによって表面の
平坦化はできない。しかし、ｎ形InP電流閉込め層５の
上面がメサ領域最上層（ステンシル層）８の下面より低
く、選択エッチングを行なった後、低いメサが残ったと
しても、そのメサの高さが１μｍより小さければ、MOVP
E法でもウェハ全体に均一に結晶を成長させることがで
きるので、その場合は、第６図に示すように、選択エッ
チング後にウェハ全体にｐ形InP埋込み層６を成長し、
表面の平坦化を行なってから、前述したようにp+形GaIn
AsPキャップ層9,Au/Zn/Ni電極10,Au/Ge/Ni電極11を作製
し、埋込み構造半導体レーザを作製する。
また、埋込み層６となる部分にｎ形InPを用いた場合
は、活性層２上面の埋込み層６部分にｐ形InPクラッド
層３に到達するまでZnの拡散を行ないｐ形化すればよ
い。
は、活性層２上面の埋込み層６部分にｐ形InPクラッド
層３に到達するまでZnの拡散を行ないｐ形化すればよ
い。
さらに、半導体基板１としてSeドープｎ形InP層1bがな
いｎ形InP基板1aを用いてもよい。
いｎ形InP基板1aを用いてもよい。
さらに、上記実施例では、電流ブロック層としてInPのp
n逆バイアス層を用いたが、ｐ形InP電流ブロック層4,n
形InP電流閉込め層５の代わりに半絶縁性のInP層を用い
てもよい。
n逆バイアス層を用いたが、ｐ形InP電流ブロック層4,n
形InP電流閉込め層５の代わりに半絶縁性のInP層を用い
てもよい。
さらに、GaInAsP/InP系について述べたが、GaAs/AlGaAs
系など他の結晶系を用いてもよい。
系など他の結晶系を用いてもよい。
さらに、ここではｎ形基板を用いて説明したが、ｐ形基
板を用いても同様のことが可能である。
板を用いても同様のことが可能である。
以上説明したように本発明は、多層構造のメサ領域を有
する第１導電形半導体基板上に第２導電形半導体層と第
１導電形半導体層から成る積層を有機金属気相エピタキ
シャル法により成長し、メサ領域以外の第１導電形半導
体基板上に成長した積層の高さがメサ領域のステンシル
層の下面に等しくなるようにし、上記ステンシル層を選
択除去することによってステンシル層上面に堆積された
積層を除去して表面の平坦化を行なうことにより、有機
金属気相エピタキシャル法だけで埋込み構造半導体レー
ザを作製することができるので、液相エピタキシャル法
で不可能な一度に大面積の成長を行なうことができ、多
量の半導体レーザを作製することが可能になる効果があ
る。
する第１導電形半導体基板上に第２導電形半導体層と第
１導電形半導体層から成る積層を有機金属気相エピタキ
シャル法により成長し、メサ領域以外の第１導電形半導
体基板上に成長した積層の高さがメサ領域のステンシル
層の下面に等しくなるようにし、上記ステンシル層を選
択除去することによってステンシル層上面に堆積された
積層を除去して表面の平坦化を行なうことにより、有機
金属気相エピタキシャル法だけで埋込み構造半導体レー
ザを作製することができるので、液相エピタキシャル法
で不可能な一度に大面積の成長を行なうことができ、多
量の半導体レーザを作製することが可能になる効果があ
る。
第１図〜第５図は本発明に係わる埋込み構造半導体レー
ザの製造方法の一実施例を説明するための断面図、第６
図はその第２の実施例を説明するための断面図、第７
図，第８図は液晶エピタキシャル法で作製された埋込み
構造半導体レーザを示す断面図、第９図，第10図は有機
金属気相エピタキシャル法による従来の製造方法を説明
するための断面図である。 1,1a……ｎ形InP基板、1b……ｎ形InPバッファ層、２…
…GaInAsP活性層、３……ｐ形InPクラッド層、４……ｐ
形InP電流ブロック層、５……ｎ形InP電流閉込め層、６
……ｐ形InP埋込み層、７……酸化シリコン膜、８……G
aInAsPステンシル層、９……p+形GaInAsPキャップ層
９、10……Au/Zn/Ni電極、11……Au/Ge/Ni電極。
ザの製造方法の一実施例を説明するための断面図、第６
図はその第２の実施例を説明するための断面図、第７
図，第８図は液晶エピタキシャル法で作製された埋込み
構造半導体レーザを示す断面図、第９図，第10図は有機
金属気相エピタキシャル法による従来の製造方法を説明
するための断面図である。 1,1a……ｎ形InP基板、1b……ｎ形InPバッファ層、２…
…GaInAsP活性層、３……ｐ形InPクラッド層、４……ｐ
形InP電流ブロック層、５……ｎ形InP電流閉込め層、６
……ｐ形InP埋込み層、７……酸化シリコン膜、８……G
aInAsPステンシル層、９……p+形GaInAsPキャップ層
９、10……Au/Zn/Ni電極、11……Au/Ge/Ni電極。
Claims (1)
- 【請求項１】活性層、クラッド層、ステンシル層から成
る多層構造のメサ領域を有する第１導電形半導体基板上
に第２導電形半導体層と第１導電形半導体層から成る積
層を有機金属気相エピタキシャル法により成長させて前
記メサ領域以外の前記第１導電形半導体基板上に成長し
た前記積層の高さが前記ステンシル層の下面に等しくな
るようにする工程と、前記ステンシル層を選択除去する
ことによって前記ステンシル層上面に堆積された前記積
層を除去して表面の平坦化を行なう工程とを含むことを
特徴とする埋込み構造半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP857387A JPH0710019B2 (ja) | 1987-01-17 | 1987-01-17 | 埋込み構造半導体レ−ザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP857387A JPH0710019B2 (ja) | 1987-01-17 | 1987-01-17 | 埋込み構造半導体レ−ザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177493A JPS63177493A (ja) | 1988-07-21 |
| JPH0710019B2 true JPH0710019B2 (ja) | 1995-02-01 |
Family
ID=11696787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP857387A Expired - Fee Related JPH0710019B2 (ja) | 1987-01-17 | 1987-01-17 | 埋込み構造半導体レ−ザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0710019B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2672740B1 (fr) * | 1991-02-08 | 1995-03-31 | Alcatel Nv | Procede de realisation d'un laser semiconducteur planaire a ruban enterre. |
| FR2674684A1 (fr) * | 1991-03-28 | 1992-10-02 | Alcatel Nv | Procede de realisation d'un composant semiconducteur tel qu'un laser a ruban enterre. |
| JP2822868B2 (ja) * | 1993-12-10 | 1998-11-11 | 日本電気株式会社 | 半導体レーザの製造方法 |
-
1987
- 1987-01-17 JP JP857387A patent/JPH0710019B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63177493A (ja) | 1988-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9972973B2 (en) | Process of forming semiconductor optical device and semiconductor optical device | |
| US12368282B2 (en) | O-band silicon-based high-speed semiconductor laser diode for optical communication and its manufacturing method | |
| JP2827326B2 (ja) | 半導体レーザの製造方法 | |
| US6556605B1 (en) | Method and device for preventing zinc/iron interaction in a semiconductor laser | |
| US6639926B1 (en) | Semiconductor light-emitting device | |
| US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
| US5084410A (en) | Method of manufacturing semiconductor devices | |
| JPH0710019B2 (ja) | 埋込み構造半導体レ−ザの製造方法 | |
| JPH07254750A (ja) | 半導体レーザ | |
| JPH0552676B2 (ja) | ||
| JPH077232A (ja) | 光半導体装置 | |
| JPH07111361A (ja) | 埋込型半導体レーザ素子及びその製造方法 | |
| JP2869995B2 (ja) | 高抵抗半導体層埋め込み型半導体レーザの製造方法 | |
| JPS63281487A (ja) | 半導体レ−ザ | |
| JP2000244067A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS61288481A (ja) | 半導体発光装置の製造方法 | |
| JPS63129683A (ja) | 埋め込み構造半導体レ−ザの製造方法 | |
| JP2525617B2 (ja) | 半導体レ−ザの製造方法 | |
| JP2554192B2 (ja) | 半導体レーザの製造方法 | |
| JP2547459B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP3522151B2 (ja) | 化合物半導体レーザの製造方法 | |
| JPS63244785A (ja) | 半導体発光素子及びその製造方法 | |
| JPH03183182A (ja) | 半導体レーザ素子及びその製造方法 | |
| JPH0521891A (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPS60251686A (ja) | 埋め込み構造半導体レ−ザとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |