JPH01189775A - ビデオラムアクセス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 データをアクセスするための複数の内蔵レジスタを持つ
ビデオラムをアクセスするビデオラムアクセス制御回路
に関し、 Ｖ−ＲＡＭが持つ内蔵レジスタに対応づけたモニタレジ
スタを設け、このモニタレジスタの内容と異なる場合の
み新たなパラメータを内蔵レジスタにセントし、処理時
間の減少を図ることを目的とし、 ビデオラムが持つ内蔵レジスタに対応づけて設けたモニ
タレジスタと、ビデオラムが持つ内蔵レジスタのいずれ
かに対して書き込もうとするデータが、対応づけて設け
た上記モニタレジスタから読み出したデータに一致する
か否かを検出する比較器とを備え、この比較器によって
両者が一致することが検出された場合にビデオラムに書
き込むことを省略し、一方、両者が一致しないことが検
出された場合に上記内蔵レジスタおよびモニタレジスタ
に書き込むように構成する。

〔産業上の利用分野〕

本発明は、データをアクセスするための複数の内蔵レジ
スタを持つビデオラムをアクセスするビデオラムアクセ
ス制御回路に関するものである。

〔従来の技術〕

グラフインクデイスプレィ装置や、ワークステーション
等は、図形や文字をフレームメモリ上に描画し、この描
画した情報をデイスプレィに転送して表示している。こ
のフレームメモリとして、Ｖ−ＲＡＭ　（ビデオラム、
Ｖｉｄｅｏ　Ｒａｍ）と呼ばれる、描画用のアクセスボ
ー１・と、表示用のアクセスポートとを別個に持つメモ
リ素子が作られ、広く使用されている。このＶ−ＲＡＭ
の中に多様な機能を内蔵させた多機能型Ｖ−ＲＡＭが登
場し、ビット演算等がＶ−ＲＡＭ内で実行できるように
なってきた。

しかし、この多機能になった分、外部からこのＶ−ＲＡ
Ｍに対して指定するパラメータの数も多くなり、ピンの
制約から第３図に示すように、内蔵レジスタ２１を設け
、これにセントすることにより、多機能を実現している
。このため、■−ＲＡＭに描画しようとすると、その前
に内蔵レジスタ２１に対して必要なパラメータをセット
する処理が必要となる。今、仮に内蔵レジスタ２１が５
個（ＮＲＩないしＮＲ５）から構成され、以前にどのよ
うな値がセツティングされているか不明の場合、内蔵レ
ジスタが無いときに１回のメモリアクセス操作で済んで
いたものが、６回も必要となり、処理時間の大幅な増加
を招いてしまうという問題点があった。

以下第３図構成の動作を簡単に説明する。

第３図において、描画プロセッサ２８が書込データを書
込データレジスタ２５、アドレスをアドレスレジスタ２
６、およびアクセスコマンドをメモリアクセス制御部２
７にセットする。メモリアクセス制御部２７からのアク
セスタイミング信号によって、アドレスの通知を受けた
内蔵レジスタ制御部２２が対応する内蔵レジスタ２１を
構成するＮＲＩないしＮＲ５のうちの該当するもの対し
て、書込データをセントする（書き込む）ようにしてい
た。この書込データをセットする間、メモリアクセス制
御部２７がらビジー信号が描画プロセッサ２８に送出さ
れ、アクセス不可を通知する。

メモリアクセスが終了し、ビジー信号の送出が停止され
ると、描画プロセッサ２８は、同様にして内蔵レジスタ
２１を構成するＮＲＩないしＮＲ５の次のものにセット
する。そして、全てのセントを完了した後、これらＮＲ
ＩないしＮＲ５にセットした内容に対応した、ＲＡＭ制
御部２３の制御のもとで、ＲＡＭ２４をアクセスするよ
うにしていた。

本発明は、Ｖ−ＲＡＭが持つ内蔵レジスタに対応づけた
モニタレジスタを設け、このモニタレジスタの内容と異
なる場合のみ新たなパラメータを内蔵レジスタにセット
し、処理時間の減少を図ることを目的としている。

〔問題点を解決するための手段〕

第１図を参照して問題点を解決するだめの手段を説明す
る。

第１図において、モニタレジスタ１は、パラメータをセ
ットするものであって、Ｖ−ＲＡＭ１０が持つ内蔵レジ
スフ１１に対応づけて設けたものである。

ＣＯＭＰ　（比較器）４は、Ｖ−ＲＡＭＬＯの内蔵レジ
スタ１１にセントしようとする書込データと、モニタレ
ジスタ１から読み出したデータとが一致するか否かを検
出するものである。

メモリアクセス制御部７は、描画プロセッサ８からのア
クセスコマンドの通知に基づいて、ＣＯＭＰ４から一致
信号が通知された場合にＶ−ＲＡＭＩＯが持つ内蔵レジ
スタ１１への書込を中止し、一方、一致信号が通知され
ない場合に書込データを内蔵レジスタ１１およびモニタ
レジスタ１に書き込むように制御するものである。

〔作用〕

本発明は、第１図に示すように、Ｖ−ＲＡＭＩＯが持つ
内蔵レジスタ１１に対応づけてモニタレジスタ１を設け
、メモリアクセス制御部７が描画プロセッサ８からのア
クセスコマンドの通知に基づいて、書込データをＶ−Ｒ
ＡＭＩ　Ｏが持つ内蔵レジスタ１１に書き込もうとする
際に、ＣＯＭＰ４によって当該書込データと、モニタレ
ジスタ１から読み出したデータとが一致すると検出され
た場合、内蔵レジスタ１１に書き込むことを省略し、一
方、不一致と検出された場合、内蔵レジスタ１１および
モニタレジスタ１の両者に書き込むようにしている。

従って、モニタレジスタ１に既に格納されているデータ
と異なる場合のみ、内蔵レジスタ１１に書き込めばよく
、データ（パラメータ）をセットする回数を少なくして
処理時間を削減することが可能となる。

〔実施例〕

次に、第１図および第２図を用いて本発明の１実施例の
構成および動作を順次詳細に説明する。

第１図において、モニタレジスタ１は、ＭＲ（モニタレ
ジスタ）１ないしＭＲ５などから構成され、Ｖ−ＲＡＭ
Ｉ　Ｏが持つ内蔵レジスタ１１を構成するＮＲ（内蔵レ
ジスタ）■ないしＮＲ５に各々対応づけて設けたもので
ある。

モニタレジスタ制御部２は、描画プロセッサ８によって
アドレスがセソ１へされたアドレスカウンタ６からの通
知に基づいて、モニタレジスタ１を構成するＭＨＩない
しＭＲ５のうちの該当するものからデータをＭＰＸ　（
マルチプレクサ）３を介して読み出してＣＯＭＰ　（比
較器）４に通知したり、あるいは描画プロセッサによっ
て書込データがセットされた書込データレジスタ５から
送出された書込データを該当するものに書き込んだりす
るものである。

ＭＰＸ　（マルチプレクサ）３は、モニタレジスタ１を
構成するＭＲＩないしＭＲ５のうち、該当するものから
読み出したデータを、選択してＣＯＭＰ４に通知するも
のである。

ＣＯＭＰ　（比較器）４は、ＭＰＸ３を介してモニタレ
ジスタｌを構成するＭＲＩないしＭＲ５のうちの該当す
るものから読み出したデータと、書込データレジスタ５
から送出されてきた書込データとが一致するか否かを比
較するものである。

書込データレジスタ５は、描画プロセッサ８から通知さ
れた書込データを保持するものである。

アドレスレジスタ６は、描画プロセッサ８から通知され
たアドレスを保持するものである。

メモリアクセス制御部７は、描画プロセッサ８から通知
されたアクセスコマンドに対応して、モニタレジスタ制
御部２に指示して、モニタレジスタ１を構成する該当す
るＭＲＩないしＭＲ５のいずれかから読み出したデータ
と、書込データとをＣＯＭＰ４によって比較させ、一致
した場合に、内蔵レジスタ１１に対する書込を中止し、
一方、一致しない場合に、内蔵レジスタ１１およびモニ
タレジスタ１の該当するものに各々書き込むものである
。書込を中止、あるいは書込を完了した後、ビジー信号
の送出を停止する。これに対応して描画プロセッサ８は
、同様にして次の書込を行う。

次に、第２図を用いて第１図構成の動作を詳細に説明す
る。

第２図において、図中■は、電源投入後の初期設定を行
うことを示す。これは、第１図構成の回路に対し、電源
を投入した直後に、Ｖ−ＲＡＭＩＯが持つ内蔵レジスタ
１１を構成するＮＲＩないし５、およびモニタレジスタ
１を構成するＭＲＩないしＭＲ５に対して、初期値を書
き込む（セントする）ことを意味している。

図中■は、ＮＲへの書込処理か否かを判別することを示
す。ＹＥＳの場合（内蔵レジスタ１１を構成するＮＲＩ
ないしＮＲ５のいずれかに対する書込の場合）には、図
中■、■を繰り返し実行する。ＮＯの場合には、終了す
る。

図中■は、書込データに対応するＭＲの内容との比較を
行うことを示す。一致の場合（モニタレジスタ１を構成
する該当するＭＲＩないしＭＲ５から読み出したデータ
と、内蔵レジスタ１１を構成するいずれかのＮＲＩない
しＮＲ５に対して書き込もうとする書込データとが一致
する場合）には、図中■でメモリアクセスをキャンセル
（中止）し、図中■で次のメモリアクセスを行う。不一
致の場合には、図中■を実行する。

図中■は、図中■で書込データが、該当するＭＲｌない
しＭＲ５のいずれかから読み出したデータに一致しない
ので、書込データを、該当する内蔵レジスタ１１を構成
するＮＲＩないしＮＲ５のいずれか、およびモニタレジ
スタ１を構成するＭＲｌないしＭＲ５のいずれかに対し
て書込む（セントする）ことを意味している。そして、
図中■以下を繰り返し実行する。

以上の処理によって、モニタレジスタ１に既に書込デー
タが格納されている場合には、内蔵レジスタ１１に対す
る書込を中止し、次の書込データに対する処理を行うこ
とにより、内蔵レジスタ１１に対する書込回数を少なく
して、処理時間を削減することが可能となる。

〔発明の効果〕

以上説明したように、本発明によれば、Ｖ−ＲＡＭが持
つ内蔵レジスタ１１に対応づけてモニタレジスタｌを設
け、このモニタレジスタ１に既に格納されているデータ
と異なる場合のみ、内蔵レジスタ１１に書き込む構成を
採用しているため、データ（パラメータ）をＶ　−ＲＡ
　Ｍを構成する内蔵レジスタ１１にセットする回数を少
なくすることが可能となり、処理時間を削減することが
できる。

【図面の簡単な説明】

第１図は本発明の１実施例構成図、第２図は本発明の動
作説明図、第３図は従来技術の説明図を示す。 図中、■はモニタレジスタ、４はＣＯＭＰ　（比較器）
、７はメモリアクセス制御部、８は描画プロセッサ、１
０はＶ−ＲＡＭ　（ヒデオラム）、１１は内蔵レジスタ
、１４はＲＡＭ　（ランダムアクセスメモリ）、ＭＲｌ
ないしＭＲ５はモニタレジスタ、ＮＲＩないしＮＲ５は
内蔵レジスタを表す。

Claims (1)

1. 【特許請求の範囲】 データをアクセスするための複数の内蔵レジスタを持つ
   ビデオラムをアクセスするビデオラムアクセス制御回路
   において、 ビデオラム（１０）が持つ内蔵レジスタ（１１）に対応
   づけて設けたモニタレジスタ（１）と、 ビデオラム（１０）が持つ内蔵レジスタ（１１）のいず
   れかに対して書き込もうとするデータが、対応づけて設
   けた上記モニタレジスタ（１）から読み出したデータに
   一致するか否かを検出する比較器（４）とを備え、この
   比較器（４）によって両者が一致することが検出された
   場合にビデオラム（１０）に書き込むことを省略し、一
   方、両者が一致しないことが検出された場合に上記内蔵
   レジスタ（１１）およびモニタレジスタ（１）に書き込
   むように構成したことを特徴とするビデオラムアクセス
   制御回路。