JPH01189942A - 半田バンプの形成方法 - Google Patents
半田バンプの形成方法Info
- Publication number
- JPH01189942A JPH01189942A JP63015611A JP1561188A JPH01189942A JP H01189942 A JPH01189942 A JP H01189942A JP 63015611 A JP63015611 A JP 63015611A JP 1561188 A JP1561188 A JP 1561188A JP H01189942 A JPH01189942 A JP H01189942A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- solder bumps
- bumps
- wettability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
フリップチップタイプ半導体素子に対する半田バンプの
形成方法に関し、 半田蒸着法によって半田バンプを形成することを目的と
し、 複数のパッドがパターン形成してあって半田濡れ性の良
い被処理基板と該基板と同形で半田濡れ性の悪い基板と
を準備し、該両基板について同一形状のマスクを位置決
めして半田蒸着を行い、それぞれの基板上に半田バンプ
を形成した後、該両基板の半田バンプを位置合わせして
接合を行い、該基板の加熱を行って、半田濡れ性の悪い
基板の半田バンプを半田濡れ性の良い基板の半田バンプ
上に移行させて半田バンプを形成する。
形成方法に関し、 半田蒸着法によって半田バンプを形成することを目的と
し、 複数のパッドがパターン形成してあって半田濡れ性の良
い被処理基板と該基板と同形で半田濡れ性の悪い基板と
を準備し、該両基板について同一形状のマスクを位置決
めして半田蒸着を行い、それぞれの基板上に半田バンプ
を形成した後、該両基板の半田バンプを位置合わせして
接合を行い、該基板の加熱を行って、半田濡れ性の悪い
基板の半田バンプを半田濡れ性の良い基板の半田バンプ
上に移行させて半田バンプを形成する。
本発明はフリップチップタイプの半導体素子に対する半
田バンプの形成方法に関する。
田バンプの形成方法に関する。
情報処理技術の進歩により情報処理装置の主体を構成す
る半導体装置は大容量化が必要になり、ＬＳＩやＶＬＳ
Ｉが実用化されている。
る半導体装置は大容量化が必要になり、ＬＳＩやＶＬＳ
Ｉが実用化されている。
こ＼で、これらの半導体素子は数關角からなる半導体チ
ップ（以下略してチップ）上に単位のトランジスタがマ
トリックス状に形成されており、各トランジスタはチッ
プの周辺に設けられている電極端子を通じ、ワイヤボン
ディングなどの方法により回路基板に設けられている電
極端子に回路接続して形成されている。
ップ（以下略してチップ）上に単位のトランジスタがマ
トリックス状に形成されており、各トランジスタはチッ
プの周辺に設けられている電極端子を通じ、ワイヤボン
ディングなどの方法により回路基板に設けられている電
極端子に回路接続して形成されている。
然し、ＬＳＩのような大容量素子については、か＼る方
法は困難であり、これに代わってチップ面上にマトリッ
クス状に配列した半田バンプを設け、これを多層セラミ
ック回路基板の最上層に設けである導体線路のパッド位
置に位置合わせして直接に熔着するフリップチップ方法
が採られるに到っている。
法は困難であり、これに代わってチップ面上にマトリッ
クス状に配列した半田バンプを設け、これを多層セラミ
ック回路基板の最上層に設けである導体線路のパッド位
置に位置合わせして直接に熔着するフリップチップ方法
が採られるに到っている。
ＬＳＩやＶＬＳＩが形成されているチップの大きさは１
０皿角辺下であり、この上に多数の半田バンプがマトリ
ックス状に形成されているが、この大きさは極めて小さ
い。
０皿角辺下であり、この上に多数の半田バンプがマトリ
ックス状に形成されているが、この大きさは極めて小さ
い。
例えば、ＬＳＩの一例として１０Ｍ角のシリコン（Ｓｉ
）チップ上には直径２００μｍ、高さ１００μｍの半田
バンプが縦・横１７個づつ計２８９個形成されているが
、この場合の半田バンプ相互間の隙間は３００μｍに過
ぎない。
）チップ上には直径２００μｍ、高さ１００μｍの半田
バンプが縦・横１７個づつ計２８９個形成されているが
、この場合の半田バンプ相互間の隙間は３００μｍに過
ぎない。
か−る半田バンプの形成法として真空蒸着法。
半田ボール法、鍍金法などが開発されている。
然し、真空蒸着法については、
■ 数μ輪の位置精度で１００μＩ程度の厚さまでマス
ク蒸着を行うことは困難である。
ク蒸着を行うことは困難である。
半田ボール法については、
■ 多数の半田ボールをチップのパッド位置に位置合わ
せし、熔着するには多大の工数を要し、また経済的では
ない。
せし、熔着するには多大の工数を要し、また経済的では
ない。
鍍金法については、
■ 鍍金液によりチップ上に形成したＬＳＩが化学的変
化を受け、特性劣化の原因になり易い。
化を受け、特性劣化の原因になり易い。
■ マスクとして働（レジストとＳｉ基板との密着が完
全でないために液が浸透し、半田バンプ間の絶縁の確保
が困難である。
全でないために液が浸透し、半田バンプ間の絶縁の確保
が困難である。
などの問題があり、決定的な方法は決まっていない。
真空蒸着法は一括して多数のチップに半田バンプを形成
できる方法であり、真空蒸着機も大形化して基り、数１
０μｌの厚さに亙っても連続蒸着が可能である。
できる方法であり、真空蒸着機も大形化して基り、数１
０μｌの厚さに亙っても連続蒸着が可能である。
然し、直径が１００〜２００μ鋼程度で厚さが１００μ
Ｉ程度の多数の半田バンプを数μ−の位置精度で形成す
るにはメタルマスクの使用が必要となるが、半田バンプ
の径よりも厚いメタルマスク形成材料を用い、多数の穴
を寸法精度よく穴開けしてメタルマスクを形成すること
は技術的に困難である。
Ｉ程度の多数の半田バンプを数μ−の位置精度で形成す
るにはメタルマスクの使用が必要となるが、半田バンプ
の径よりも厚いメタルマスク形成材料を用い、多数の穴
を寸法精度よく穴開けしてメタルマスクを形成すること
は技術的に困難である。
一方、薄いメタルマスクを用い、これに近いか或はこれ
よりも厚い蒸着パターンを形成することは原理的に不可
能である。
よりも厚い蒸着パターンを形成することは原理的に不可
能である。
そこで、従来より使用されている厚さ１００μＩ程度と
薄いメタルマスクを用い、厚さが１００ ｐｍ程度の半
田バンプを如何にして形成するかが課題となる。
薄いメタルマスクを用い、厚さが１００ ｐｍ程度の半
田バンプを如何にして形成するかが課題となる。
上記の課題は複数のパッドがパターン形成してあって半
田濡れ性の良い被処理基板と、この基板と同形で半田濡
れ性の悪い基板とを準備し、両基板について同一形状の
マスクを位置決めして半田蒸着を行い、それぞれの基板
上に半田バンプを形成した後、両基板の半田バンプを位
置合わせして接合を行い、基板の加熱を行って、半田濡
れ性の悪い基板の半田バンプを半田濡れ性の良い基板の
半田バンプ上に移行させる半田バンプの形成方法をとる
ことにより解決することができる。
田濡れ性の良い被処理基板と、この基板と同形で半田濡
れ性の悪い基板とを準備し、両基板について同一形状の
マスクを位置決めして半田蒸着を行い、それぞれの基板
上に半田バンプを形成した後、両基板の半田バンプを位
置合わせして接合を行い、基板の加熱を行って、半田濡
れ性の悪い基板の半田バンプを半田濡れ性の良い基板の
半田バンプ上に移行させる半田バンプの形成方法をとる
ことにより解決することができる。
本発明は従来のメタルマスクを用い、これと同等の厚さ
の半田バンプを形成する方法として、基板を変えて同一
形状の半田バンプを真空蒸着法により作り、一方の基板
の半田バンプを他の基板の半田バンプに移行させること
により半田バンプの高さを高めるものである。
の半田バンプを形成する方法として、基板を変えて同一
形状の半田バンプを真空蒸着法により作り、一方の基板
の半田バンプを他の基板の半田バンプに移行させること
により半田バンプの高さを高めるものである。
この方法をとるためには半田バンプを高く形成しようと
する基板は半田濡れ性が良く、一方、移行させようとす
る基板は半田濡れ性が悪いことが必要である。
する基板は半田濡れ性が良く、一方、移行させようとす
る基板は半田濡れ性が悪いことが必要である。
こ＼で、半田の移行は基板加熱により行うが、この際に
半田は溶融状態にあるために表面張力によって球状とな
り、結果として半田ボールを接着したと同様な結果とな
る。
半田は溶融状態にあるために表面張力によって球状とな
り、結果として半田ボールを接着したと同様な結果とな
る。
なお、これによっても半田パンプの高さが不足する場合
は、この移行操作を繰り返すことにより必要とする高さ
をもつ半田パンプを形成することができる。
は、この移行操作を繰り返すことにより必要とする高さ
をもつ半田パンプを形成することができる。
（実施例〕
第１図は本発明の実施により形成した半田バンプを示す
断面図また第２図は本発明の工程を示すものである。
断面図また第２図は本発明の工程を示すものである。
先ず、厚さ５００μｍで縦・横がそれぞれ１０ＩＩＩＩ
ｌのＳｉチップ１を２個用意し、この１個の上に厚さが
１００μ催のメタルマスクを用いてチタン（Ｔｉ）。
ｌのＳｉチップ１を２個用意し、この１個の上に厚さが
１００μ催のメタルマスクを用いてチタン（Ｔｉ）。
ニッケル（Ｎｉ）、金（Ａｕ）と順次に真空蒸着し、直
径２００ μｍのパッド２を２８９個形成して半田濡れ
性のよいＳｉチップを作った。
径２００ μｍのパッド２を２８９個形成して半田濡れ
性のよいＳｉチップを作った。
具体的には１０ｍ角のＳｉチップ１の中央の８ｍ角の部
分に１７ Ｘ １７個のパッド２を形成した。
分に１７ Ｘ １７個のパッド２を形成した。
こ＼で、Ｔｉ／Ｎｉ／＾Ｕの三層構造をとる理由はＴｉ
はＳｉチップとの密着性を高めるためであり、またＡｕ
は半田付は性を良くするためで、これによりＳｔ自体は
半田濡れ性が悪く、直接には半田付けできないが、半田
濡れ性の良い表面状態に変えることができる。
はＳｉチップとの密着性を高めるためであり、またＡｕ
は半田付は性を良くするためで、これによりＳｔ自体は
半田濡れ性が悪く、直接には半田付けできないが、半田
濡れ性の良い表面状態に変えることができる。
次に、この半田濡れ性の良いＳｉチップ（以下略して本
体チップ）３と半田濡れ性の悪いＳｉチップ（以下略し
てダミーチップ）４に対し、先と同じメタルマスク（厚
さ１００μｍ）を位置合わせして半田（Ｐｂ−５％Ｓｎ
）を６０μ鋼の厚さに真空蒸着して半田バンプ５．５′
を形成した。（以上第２図ＡおよびＢ） 次に、この半田バンプ５，５゛の上に活性ロジンフラッ
クスを塗布した後、フリップチップ接合用の位置合わせ
機を用い、ダミーチップ４を上側にして接合した。（以
上同図Ｃ） これを窒素（Ｎ２）雰囲気中でホットプレートの上に置
き、３５０°Ｃに加熱して半田を溶融させ、ダミーチッ
プ４を引き上げたところ、ダミーチップ４の上の半田パ
ンプ５′を形成していた半田は完全に本体チップ３に移
行しており、半球状の半田バンプ６が形成されていた。
体チップ）３と半田濡れ性の悪いＳｉチップ（以下略し
てダミーチップ）４に対し、先と同じメタルマスク（厚
さ１００μｍ）を位置合わせして半田（Ｐｂ−５％Ｓｎ
）を６０μ鋼の厚さに真空蒸着して半田バンプ５．５′
を形成した。（以上第２図ＡおよびＢ） 次に、この半田バンプ５，５゛の上に活性ロジンフラッ
クスを塗布した後、フリップチップ接合用の位置合わせ
機を用い、ダミーチップ４を上側にして接合した。（以
上同図Ｃ） これを窒素（Ｎ２）雰囲気中でホットプレートの上に置
き、３５０°Ｃに加熱して半田を溶融させ、ダミーチッ
プ４を引き上げたところ、ダミーチップ４の上の半田パ
ンプ５′を形成していた半田は完全に本体チップ３に移
行しており、半球状の半田バンプ６が形成されていた。
（以上Ｉｉ′Ｉａｏ）次に、温度冷却後に取り出し、フ
ランクス洗滌を行うことによりフリップチップタイプの
半田バンプを備えた第１図に示すようなＳｉチップが完
成した。
ランクス洗滌を行うことによりフリップチップタイプの
半田バンプを備えた第１図に示すようなＳｉチップが完
成した。
本発明の実施により位置精度の高く、相互の絶縁性のよ
い半田パンプを真空薄着法で作ることができ、これによ
り量産化に適した半田パンプの形成が可能となる。
い半田パンプを真空薄着法で作ることができ、これによ
り量産化に適した半田パンプの形成が可能となる。
【図面の簡単な説明】
第１図は本発明の実施により形成した半田パンプを示す
断面図、 第２図（Ａ）〜（Ｄ）は本発明の工程を示す断面図、 である。 図において、 １はＳｉチップ、 ２はパッド・３は本体チ
ップ、 ４はダミーチップ、５．５’、６は半
田パンプ、 である。
断面図、 第２図（Ａ）〜（Ｄ）は本発明の工程を示す断面図、 である。 図において、 １はＳｉチップ、 ２はパッド・３は本体チ
ップ、 ４はダミーチップ、５．５’、６は半
田パンプ、 である。
Claims (1)
- 複数のパッドがパターン形成してあって半田濡れ性の
良い被処理基板と該基板と同形で半田濡れ性の悪い基板
とを準備し、該両基板について同一形状のマスクを位置
決めして半田蒸着を行い、それぞれの基板上に半田バン
プを形成した後、該両基板の半田バンプを対向位置合わ
せして接合を行い、該基板の加熱を行って、半田濡れ性
の悪い基板の半田バンプを半田濡れ性の良い基板の半田
バンプ上に移行させることを特徴とする半田バンプの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015611A JP2615744B2 (ja) | 1988-01-26 | 1988-01-26 | 半田バンプの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63015611A JP2615744B2 (ja) | 1988-01-26 | 1988-01-26 | 半田バンプの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189942A true JPH01189942A (ja) | 1989-07-31 |
| JP2615744B2 JP2615744B2 (ja) | 1997-06-04 |
Family
ID=11893500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015611A Expired - Lifetime JP2615744B2 (ja) | 1988-01-26 | 1988-01-26 | 半田バンプの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2615744B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786271A (en) * | 1995-07-05 | 1998-07-28 | Kabushiki Kaisha Toshiba | Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package |
| EP0949671A1 (en) * | 1998-04-10 | 1999-10-13 | Fujitsu Limited | Method for forming bumps using dummy wafer |
| WO2000004578A1 (en) * | 1998-07-15 | 2000-01-27 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Method for transferring solder to a device and/or testing the device |
| US11602447B2 (en) | 2019-02-13 | 2023-03-14 | Boston Scientific Scimed Inc. | Stent delivery systems |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150466A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handamakuno keiseihoho |
-
1988
- 1988-01-26 JP JP63015611A patent/JP2615744B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5150466A (en) * | 1974-10-30 | 1976-05-04 | Hitachi Ltd | Handamakuno keiseihoho |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786271A (en) * | 1995-07-05 | 1998-07-28 | Kabushiki Kaisha Toshiba | Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package |
| EP0949671A1 (en) * | 1998-04-10 | 1999-10-13 | Fujitsu Limited | Method for forming bumps using dummy wafer |
| US6057168A (en) * | 1998-04-10 | 2000-05-02 | Fujitsu Limited | Method for forming bumps using dummy wafer |
| WO2000004578A1 (en) * | 1998-07-15 | 2000-01-27 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Method for transferring solder to a device and/or testing the device |
| US6409073B1 (en) | 1998-07-15 | 2002-06-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method for transfering solder to a device and/or testing the device |
| US11602447B2 (en) | 2019-02-13 | 2023-03-14 | Boston Scientific Scimed Inc. | Stent delivery systems |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2615744B2 (ja) | 1997-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108027A (en) | Flip chip solder bond structure for devices with gold based metallization | |
| JP3521117B2 (ja) | 集積回路パッケージ | |
| US10037966B2 (en) | Semiconductor device and manufacturing method therefor | |
| US20040108364A1 (en) | Multi-chip sack and method of fabrication utilizing self-aligning electrical contact array | |
| JPH08227913A (ja) | 導電性相互接続形成方法 | |
| KR20030039986A (ko) | 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법 | |
| JPH1064955A (ja) | 半導体素子の実装構造 | |
| JPH07302797A (ja) | 半導体素子ならびにその製造および使用方法 | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| TWI814524B (zh) | 電子封裝件及其製法與電子結構及其製法 | |
| JP2001513265A (ja) | コンポーネントを接続する方法およびアレンジメント | |
| US20040241911A1 (en) | [bump process for flip chip package] | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP2615744B2 (ja) | 半田バンプの形成方法 | |
| WO2026021004A1 (zh) | 一种芯片散热结构及封装方法 | |
| JPH0414834A (ja) | はんだバンプの製造方法 | |
| CN100452329C (zh) | 可供形成预焊锡材料的半导体封装基板及其制法 | |
| WO2000057469A1 (en) | Structure for mounting semiconductor device and mounting method | |
| JPH03190239A (ja) | はんだバンプの製造方法 | |
| TW516142B (en) | Forming method for solder bump by self-alignment | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPS63174337A (ja) | 半田バンプの形成方法 | |
| JPS61295639A (ja) | 集積回路接続方法 | |
| JP3090414B2 (ja) | はんだバンプの接続方法 | |
| TWI251919B (en) | Semiconductor package substrate for forming presolder material thereon and method for fabricating the same |