JPH01189993A - Manufacture of printed wiring board - Google Patents
Manufacture of printed wiring boardInfo
- Publication number
- JPH01189993A JPH01189993A JP1542988A JP1542988A JPH01189993A JP H01189993 A JPH01189993 A JP H01189993A JP 1542988 A JP1542988 A JP 1542988A JP 1542988 A JP1542988 A JP 1542988A JP H01189993 A JPH01189993 A JP H01189993A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- hole
- solder resist
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 66
- 229910000679 solder Inorganic materials 0.000 claims abstract description 62
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 238000007639 printing Methods 0.000 claims abstract description 9
- 229910052802 copper Inorganic materials 0.000 claims description 36
- 239000010949 copper Substances 0.000 claims description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011342 resin composition Substances 0.000 claims description 4
- 239000011347 resin Substances 0.000 abstract description 8
- 229920005989 resin Polymers 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910000831 Steel Inorganic materials 0.000 description 15
- 239000010959 steel Substances 0.000 description 15
- 239000000243 solution Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 238000004080 punching Methods 0.000 description 4
- 239000007858 starting material Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 125000000129 anionic group Chemical group 0.000 description 1
- -1 azide compound Chemical class 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、プリント配線板の製造方法に関し、詳しくは
高密度配線されたプリント配線板の製造方法に関するも
のである。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method of manufacturing a printed wiring board, and more particularly to a method of manufacturing a printed wiring board with high density wiring.
（従来の技術）
近年の電子機器の高性能化により、プリント配線板の単
位面積当りに実装される電子部品等の部品数が増加して
きており、プリント配線板の片面上だけでの配線が不可
能となり、プリント配線板の両面に配線を形成して多数
の部品が実装されるようになってきた。さらには、この
プリント配線板にあっては、その配線が高密度化及び多
層化され、しかも各層間の配線を結ぶ必要から、部品実
装には使用しないが、プリント配線板の両面間の導通な
とるための小径でランドの導体幅の小さいスルーホール
が使用されるようになった。(Prior art) As the performance of electronic devices has improved in recent years, the number of electronic components and other components mounted per unit area of a printed wiring board has increased, and wiring on only one side of a printed wiring board has become inefficient. It has become possible to form wiring on both sides of a printed wiring board and to mount a large number of components thereon. Furthermore, since the wiring on this printed wiring board is highly dense and multilayered, and it is necessary to connect the wiring between each layer, it is not used for component mounting, but it is difficult to conduct between both sides of the printed wiring board. Through holes with a small diameter and a small land conductor width have come to be used.
従来、プリント配線板の製造方法としては、テンティン
グ法及び半田剥離法が知られている。また、最近ではテ
ンティング法を応用する無電解銅めっきによる部分めっ
き法が注目されている。Conventionally, tenting methods and solder stripping methods are known as methods for manufacturing printed wiring boards. In addition, recently, a partial plating method using electroless copper plating that applies a tenting method has been attracting attention.
テンティング法は、鋼張り積層板を出発材料としく第２
図の工程（ａ） ） 、 ドリルもしくはパンチングを
用いて所望の位置にスルーホールを形成しく第２図の工
程（ｂ））、無電解銅めっき及び電解銅めっきを用いて
スルーホール内を含む前記基板全面に銅めっきを施しく
第２図の工程（ｃ） ） 、感光性のドライフィルムを
前記基板表面にラミネートしく第２図の工程（ｄ））、
導体回路部及びスルーホールを含むランド部に耐エツチ
ングマスクが形成されるように感光・現像を行い（第２
図の工程（ｅ） ） 、エツチング液を用いて露出して
いる銅を溶解除去しく第２図の工程（ｆ））前記マスク
を剥離除去しく第２図の工程（ｇ） ） 、さらに、ソ
ルダーレジストを形成しく第２図の工程（ｈ））、プリ
ント配線板を製造するものである。The tenting method uses steel clad laminates as the starting material and
In the step (a) in the figure, a through hole is formed at the desired position using a drill or punching, and in the step (b) in FIG. 2, the inside of the through hole is formed using electroless copper plating and electrolytic copper plating. Copper plating is applied to the entire surface of the substrate (step (c)) in FIG. 2, and a photosensitive dry film is laminated to the surface of the substrate (step (d)) in FIG.
Exposure and development are carried out so that an etching-resistant mask is formed on the conductor circuit section and the land section including the through holes (second step).
Step (e) in the figure), dissolve and remove the exposed copper using an etching solution, step (f) in Figure 2) peel off and remove the mask, step (g) in Figure 2), and further remove the solder. After forming a resist, step (h) in FIG. 2 is used to manufacture a printed wiring board.
しかしなから、このテンティング法は、感光性のドライ
フィルムをスルーホール上に残し、これを耐エツチング
マスクとして使用するため、当該エツチングマスクには
、これかエツチング時に剥離しないように一定幅以上の
のりしろが必要である。ところが、プリント配線板上の
配線が１述したように高密度化されてきているため、ミ
ニバイアホール等のランド導体幅の小さいスルーホール
の形成は困難である。しかもこのテンティング法では、
エツチング工程の前に全面に所望厚みのめっきを施すの
で、厚い導体をエツチングすることになりエツチング精
度か悪く、また長時間のエツチングに耐えるにはトライ
フィルムの厚みが４０ｇｍ以ト必要であるため、トライ
フィルムの解像度が悪くなり、プリント配線板上への高
密度配線（パターン幅１００ｇｍ以下）の形成は難しか
った。However, this tenting method leaves a photosensitive dry film on the through-hole and uses it as an etching-resistant mask. A margin is necessary. However, as the wiring on printed wiring boards has become denser as described above, it is difficult to form through holes with small land conductor widths, such as mini-via holes. Moreover, with this tenting method,
Since plating is applied to the desired thickness on the entire surface before the etching process, the etching accuracy is poor because a thick conductor is etched, and the thickness of the tri-film must be 40 gm or more to withstand long-term etching. The resolution of the tri-film deteriorated, making it difficult to form high-density wiring (pattern width 100 gm or less) on a printed wiring board.
一方、上述のテンティング法に対して半田剥離法がある
。この半田剥離法は、テンティング法と同様、鋼張り積
層板を出発材料としく第３図の工程（ａ） ） 、 ド
リルもしくはパンチングを用いて所望の位置にスルーホ
ールを形成しく第３図の工程（ｂ） ） 、無電解銅め
っき及び電解銅めっきを施しく第３図の工程（ｃ） ）
、感光性トライフィルムを基板表面にラミネートしく
第３図の工程（ｄ））、導体回路及びスルーホールを含
むランド部以外に耐めっきマスクが形成されるように露
光・現像を行い（第３図の工程（ｃ） ） 、 露出し
ている銅めっき−Ｈに半田めっきを行い（第３図の工程
（ｒ））、マスクを剥離除去しく第３図の工程（ｇ）
） 、アルカリエツチング液を用いて露出している銅を
溶解除去しく第３図の工程（ｈ） ） 、その後半田め
っきを剥離除去して（第３図の工程（ｉ））さらにソル
ダーレジストを形成しく第３図の工程（ｊ））てプリン
ト配線板を製造する。On the other hand, in contrast to the tenting method described above, there is a solder stripping method. Similar to the tenting method, this solder stripping method uses a steel clad laminate as a starting material and uses a drill or punching to form through holes at desired positions (step (a)) in Figure 3. Step (b)), electroless copper plating and electrolytic copper plating are applied to step (c)) in Figure 3.
Then, a photosensitive tri-film is laminated on the surface of the substrate (step (d) in Figure 3), and exposed and developed so that a plating-resistant mask is formed in areas other than the land areas including the conductor circuits and through holes (Figure 3). In step (c)), solder plating is applied to the exposed copper plating -H (step (r) in Figure 3), and the mask is peeled off and removed (step (g) in Figure 3).
), the exposed copper is dissolved and removed using an alkaline etching solution (step (h) in Figure 3)), and then the solder plating is peeled off and removed (step (i) in Figure 3), and a solder resist is formed. A printed wiring board is manufactured according to step (j) of FIG. 3.
このような半田剥離法は、半田めっきでスルーホール内
の導体部を保護するため、ミニバイアホールの形成は可
能であるが、半田めっきを施した後に半田めっきを剥離
するという工程がどうしても必要になり、このための工
程か上記のテンティング法に比較して２工程分長くなり
、非常に無駄である。This type of solder stripping method protects the conductor inside the through-hole with solder plating, so it is possible to form mini-via holes, but the process of stripping the solder plating after applying the solder plating is absolutely necessary. Therefore, the process for this is two steps longer than the tenting method described above, and is extremely wasteful.
また、これらのサブトラクティブ法では、電解銅めっき
によりスルーホールめっきをするため基板表面の導体厚
みがどうしてもばらつき、エツチング精度が悪く、また
導体厚みにばらつきがあるためにソルダーレジスト田圃
の精度も悪く、ファインパターンを有するプリント基板
の製造方法には信頼性が低いため、非常に不向きであっ
た。In addition, in these subtractive methods, because through-hole plating is performed using electrolytic copper plating, the thickness of the conductor on the surface of the board inevitably varies, resulting in poor etching accuracy.Also, due to the variation in conductor thickness, the accuracy of the solder resist field is also poor. This method was extremely unsuitable for manufacturing printed circuit boards with fine patterns because of its low reliability.
これらの従来方法の他に、最近無電解鋼めっきによる部
分めっき法がある。この部分めっき法も、銅張り積層板
を出発材料としく第４図の工程（ａ））、 ドリルも
しくはパンチングを用いて所望の位置にスルーホールを
形成しく第４図の工程（ｂ））、活性化（触媒付与）ま
たは無電解鋼めっき（２ｇｍ〜１０．ｗｍ）を全面に施
しく第４図の工程（Ｃ））、感光性のドライフィルムを
前記基板表面にラミネートしく第４図の工程（ｄ））て
、導体回路部及びスルーホールを含むランド部に耐エツ
チングマスクが形成されるように露光・現像を行ない（
第４図の工程（ｅ））、エツチング液を用いて露出して
いる銅を溶解除去しく第４図の工程（ｆ））前記マスク
を剥膜除去しく第４図の工程（ｇ））、耐めっきソルダ
ーレジストインクをスルーホール部及び銅めっき所望部
を除いて印刷・硬化させ（第４図の工程（ｈ））、その
後、無電解化学鋼めっきでスルーホール部及び銅めっき
所望部だけに、所望厚み施しく第４図の工程（ｉ））、
プリント配線板を製造する。In addition to these conventional methods, there is recently a partial plating method using electroless steel plating. This partial plating method also uses a copper-clad laminate as a starting material, and involves forming step (a)) in Figure 4, step (b)) in which through holes are formed at desired positions using a drill or punching, and step (b)) in Figure 4. Activation (catalyst application) or electroless steel plating (2 gm to 10.wm) is applied to the entire surface (step (C) in FIG. 4), and a photosensitive dry film is laminated on the surface of the substrate. (d)) Then, exposure and development are performed so that an etching-resistant mask is formed on the conductive circuit portion and the land portion including the through hole (
step (e) in FIG. 4), step (f) in FIG. 4 to dissolve and remove the exposed copper using an etching solution; step (g) in FIG. 4 to remove the film from the mask; Print and harden plating-resistant solder resist ink except for the through-hole areas and areas where copper plating is desired (step (h) in Figure 4), and then apply electroless chemical steel plating to only the through-hole areas and areas where copper plating is desired. , step (i)) of FIG. 4 to obtain the desired thickness,
Manufactures printed wiring boards.
このような部分めっき法は、従来のテンティング法や半
田剥離法に比べめっき厚がばらつく電解銅めっきを行な
わないため、導体厚みか均一となり、さらにメツキ厚み
が薄いためソルダーレジストの印刷性か向上する利点を
持っている。しかしながら、ミニバイアスルーホール（
導通のための小穴径・小ランド径のスルーホール）を有
する高密度プリント配線板にソルダーレジストを印刷す
る場合、従来の印刷精度（２００ルｍ程度）ではミニバ
イアスルーホール部にソルダーレジストインクかかかる
ため、次工程の無電解銅めっき工程でミニバイアスルー
ホール壁やそのラント部にめっきされない部分か発生す
る。また、前記のソルダーレジストの代わりに、位置精
度がよい従来の感光性ツルターレジスト（写真焼は法）
を用いても、耐化学銅めっき性がないため、ソルダーレ
ジストは被覆した銅導体−Ｅで剥離する。この問題のた
め、部分めっき法の前記の利点か打ち消せられ、高密度
配線プリント基板の製造方法には適さない。This type of partial plating method does not use electrolytic copper plating, which causes variations in plating thickness, compared to conventional tenting methods and solder stripping methods, so the conductor thickness is uniform, and the plating thickness is thinner, which improves solder resist printability. has the advantage of However, mini-bias through-hole (
When printing solder resist on a high-density printed wiring board that has through-holes with small hole diameters and small land diameters for conduction, conventional printing accuracy (about 200 lm) does not allow solder resist ink to be applied to the mini-bias through-holes. Therefore, in the next step of electroless copper plating, some portions of the mini-bias through-hole walls and their runt portions are not plated. In addition, instead of the solder resist described above, a conventional photosensitive sinter resist (photoprinting method) with good positional accuracy can be used.
Even if it is used, it does not have chemical copper plating resistance, so the solder resist is peeled off by the covered copper conductor -E. Due to this problem, the above-mentioned advantages of the partial plating method are negated, and the method is not suitable for manufacturing high-density wiring printed circuit boards.
（発明か解決しようとする課題）
以上述べたように、従来のテンティング法やハンダ剥離
法、あるいは部分めっき法によっては、高密度配線した
プリント基板（ミニバイアスルーホール含）を製造する
ことは困難である。半田剥離法にあっては、ミニバイア
ホールの形成は可能であるか、工程が長く複雑となり、
−度めっきしたものを剥離するため、非常に無駄が多か
ワた。(Problem to be solved by the invention) As mentioned above, it is not possible to manufacture printed circuit boards with high density wiring (including mini-bias through holes) using the conventional tenting method, solder removal method, or partial plating method. Have difficulty. With the solder stripping method, is it possible to form mini-via holes?The process is long and complicated.
- There is a lot of waste as it involves peeling off the plated material.
しかもテンティング法では、エツチング工程の前に所望
厚みをめっきするため工・ンチング精度が悪く、半田剥
離法ではパターンめっきを施すため、ソルダーレジスト
インクの印刷性か悪くファインパターンを有するプリン
ト配線板の！２造には向かなかった。In addition, the tenting method requires plating to a desired thickness before the etching process, resulting in poor processing and etching accuracy, while the solder stripping method requires pattern plating, which results in poor printability of solder resist ink and the production of printed wiring boards with fine patterns. ! It wasn't suitable for 2nd generation.
また、上記方法よりエツチング精度や印刷性が向上する
部分めっき法は、ファインパターンを有するプリント配
線板に有効であるけれど、印刷工程での前記問題で製造
できなかった。Further, the partial plating method, which improves etching accuracy and printability compared to the above method, is effective for producing printed wiring boards having fine patterns, but cannot be manufactured due to the above-mentioned problems in the printing process.
本発明の目的は、従来のテンティング法やハンダ剥離法
よりファインパターンを有するプリント配線板を製造す
るのに、有利な部分めっき法における上記欠点を解決し
て、高密度プリント配線板を安定して製造する方法を提
供するものである。The purpose of the present invention is to solve the above-mentioned drawbacks of the partial plating method, which is more advantageous in producing printed wiring boards with finer patterns than the conventional tenting method or solder stripping method, and to stabilize high-density printed wiring boards. The present invention provides a method for manufacturing the same.
（課題を解決するための手段）
本発明は、従来技術の課題を解決し、上記目的を達成す
べくなされたものである。(Means for Solving the Problems) The present invention has been made to solve the problems of the prior art and achieve the above objects.
これらの問題点を解決するために本発明が採った手段は
、
ｒ下記の（ａ）〜（ｊ）の各工程を含むことを特徴とす
るプリント配線板の製造方法：
（ａ）銅張積層板等の基板を要する工程：（ｂ）前記基
板の所望位置にスルーホールを形成する工程：
（ｃ）基板全面に無電解鋼めっきを施す工程：（ｄ）前
記基板表面に感光性樹脂組成物からなるレジスト被膜を
形成する工程：
（ｅ）前記スルーホールを含むランド及び導体回路に写
真焼き付け法によりマスクを形成する工程：
（ｆ）エツチング液を用いて前記レジスト被膜によるマ
スク部以外の鋼を溶解除去する工程：（ｇ）前記レジス
ト被膜な剥離し所望の回路パターン形成を形成する工程
：
（ｈ）耐化学銅めっきソルダーレジストを、スルーホー
ルランド部あるいは部品搭載等を行なうパッド部にクリ
アランスを設けて前記基板上に印刷形成する工程；
（ｉ）写真焼き付け型ソルダーレジストを、前記スルー
ホールランド部あるいは前記パッド部の周囲に形成する
工程：
＜ｊ）前記スルーホールランド部を含むスルーホール部
及び銅めっき所望部に無電解銅めっきを所望の厚み施す
工程。１
である。The means taken by the present invention to solve these problems are as follows: r A method for manufacturing a printed wiring board characterized by including each of the following steps (a) to (j): (a) Copper-clad lamination A process that requires a substrate such as a plate: (b) A process of forming a through hole at a desired position on the substrate: (c) A process of applying electroless steel plating to the entire surface of the substrate: (d) A photosensitive resin composition on the surface of the substrate Step of forming a resist film consisting of: (e) Step of forming a mask on the land including the through hole and the conductor circuit by photoprinting method: (f) Using an etching liquid, remove the steel other than the masked portion formed by the resist film. Step of dissolving and removing: (g) Step of peeling off the resist film to form a desired circuit pattern: (h) Applying chemical-resistant copper plating solder resist to through-hole land areas or pad areas where components are mounted, etc. by creating a clearance. (i) Forming a photoprinting type solder resist around the through-hole land portion or the pad portion: <j) Through-hole portion including the through-hole land portion and a step of applying electroless copper plating to the desired thickness on the desired copper plating area. It is 1.
この本発明の構成を第１図を用いて詳しく説明すると、
（ａ）まず、ｔＲ張積層板を出発材料として用意しくｆ
ｆ１１図の工程（ａ））、
（ｂ）この基板の所望の位置にドリルもしくはパンチン
グを用いてスルーホールを形成しく第１図の工程（ｂ）
）、
（ｃ）無電解銅めっきを薄＜（２ｕＬｍ 〜ｌｏｇｍ程
度）施しく第１図の工程（Ｃ））、
（ｄ）基板全面に、感光性樹脂組成からなるレジスト被
膜を形成させ（第１図の工程（ｄ））、（ｅ）スルーホ
ールを含むランド部及び導体回路に耐エツチングマスク
が形成されるように露光・現像を行ない（第１図の工程
（ｅ））、（ｆ）酸性エツチング液を用いて露出してい
る銅を溶解除去しく第１図の工程（ｆ））、（ｇ）さら
にマスクをアルカリ溶液または有機溶剤で剥膜除去しく
第１図の工程（ｇ））、（ｈ）耐めっきソルダーレジス
トをスルーホールランド部あるいは部品搭載等を行なう
パッド部にクリアランスを設けて、めっき所望頂部以外
に印刷し熱硬化させ（第１図の工程（ｈ））、（ｉ）次
に、感光性のソルダーレジストを前記スルーホール部の
穴を除いてそのクリアランス部あるいは部品搭載等を行
なうパッド部のクリアランス部を埋める様に部分的に印
刷しく第１図の工程（ｉ−１）） 、
そのスルーホールランド部あるいは部品搭載等を行なう
パッド部を除き、露光・現像・加熱を行ない、部分的に
ソルダーレジストを形成しく第１図の工程（１−２）
）、
（ｊ）スルーホールを含むランド部などめっき所望部だ
けに所望厚み部分無電解鋼めっきを施しく第１図のＩ８
！（ｊ））、
プリント配線板を製造する。The structure of the present invention will be explained in detail using FIG. 1. (a) First, a tR tensioned laminate is prepared as a starting material.
Step (a)) in Figure f11, (b) Form a through hole in the desired position of this board using a drill or punching. Step (b) in Figure 1.
), (c) Apply electroless copper plating thinly (approximately 2 uLm to logm) (step (C) in Figure 1), (d) Form a resist film made of a photosensitive resin composition on the entire surface of the substrate (step (c)). Steps (d) and (e) in Figure 1: Exposure and development are performed so that an etching-resistant mask is formed on the land portion including the through hole and the conductor circuit (steps (e) and (f) in Figure 1). Dissolve and remove the exposed copper using an acidic etching solution (step (f) in Figure 1), (g) and remove the mask using an alkaline solution or organic solvent (step (g) in Figure 1). , (h) Print a plating-resistant solder resist on areas other than the tops where plating is desired, with a clearance provided on the through-hole lands or pads where components are mounted, and heat cure (step (h) in Figure 1), (i ) Next, a photosensitive solder resist is partially printed to fill the clearance area of the through-hole area except for the hole or the clearance area of the pad area where components are mounted, etc., as shown in the step (i- 1)) Excluding the through-hole land area or the pad area where components are mounted, etc., perform exposure, development, and heating to partially form a solder resist (step (1-2) in Figure 1).
), (j) Apply electroless steel plating to a desired thickness only on land areas including through holes and other areas where electroless steel plating is desired.
! (j)) Manufacture printed wiring boards.
即ち、工程（ｃ）のｆｉ電解鋼めっき工程をスルーホー
ル内の導体部を含む基板全面に、薄くめっきを行ない、
感光性樹脂組成からなるレジストよりパターン形成、さ
らに工程（ｈ）と工程（ｉ）の耐めっき用ソルダーレジ
ストインクと感光性ソルダーレジストを用いて、ソルダ
ーレジストを形成してから、工程Ｕ）の無電解銅めっき
をスルーホール内を含むランド部等に部分的に施こし、
プリント配線板を製造したのである。That is, the fi electrolytic steel plating process of step (c) is performed to thinly plate the entire surface of the board including the conductor part in the through hole,
A pattern is formed from a resist made of a photosensitive resin composition, and a solder resist is formed using the plating-resistant solder resist ink and the photosensitive solder resist in step (h) and step (i), and then step U) is performed. Electrolytic copper plating is applied partially to the lands, etc., including inside the through-holes,
They manufactured printed wiring boards.
本発明の実施にあたっては、上記の各工程の内、工程（
ｇ）と工程（ｈ）との順序を逆にして実施できることは
勿論である。In carrying out the present invention, among the above steps, step (
Of course, the order of g) and step (h) can be reversed.
（発明の作用）
本発明が以−ヒのように構成されることによって、以下
のような作用がある。(Actions of the Invention) The present invention, configured as described below, has the following effects.
ファインパターンを形成するのに有利な、部分めっき法
の問題点を、耐めっき用ソルダーレジストと感光性レジ
ストを併用することによって解決した。The problems with the partial plating method, which is advantageous for forming fine patterns, were solved by using a plating-resistant solder resist and a photosensitive resist in combination.
すなわち、ミニバイアスルホールな有する高密度プリン
ト配線板にソルダーレジストを印刷する場合、従来の印
刷精度（２００ＩＬｍ程度）ではミニバイアスルーホー
ル部にソルダーレジストインクがかかるため、次工程の
無電解鋼めっき工程でミニバイアスルーホール壁やその
ランド部にめっきされない部分か発生することがあった
。また、前記のソルダーレジストの代わりに、位置精度
か良い従来の感光性ソルダーレジスト（写真焼き付け法
）を用いても、耐化学鋼めっき性がないため、ソルダー
レジストは被覆した鋼導体上で剥離する。しかしながら
、樹脂上では（基板樹脂上またはソルダーレジスト樹脂
上）樹脂同士のため剥離しない特性がある。In other words, when printing solder resist on a high-density printed wiring board that has mini-via through holes, with conventional printing accuracy (about 200 ILm), solder resist ink is applied to the mini-bias through-holes, so the electroless steel plating in the next process is During the process, some parts of the mini-bias through-hole walls and their lands were left unplated. In addition, even if a conventional photosensitive solder resist (photoprinting method) with good positional accuracy is used instead of the solder resist described above, the solder resist will peel off on the coated steel conductor because it does not have chemical steel plating resistance. . However, on the resin (on the substrate resin or the solder resist resin), there is a characteristic that the resins do not peel off from each other.
そこで、本発明ては、耐めっきソルダーレジストを、ミ
ニバイアスルーホールなどにクリアラレスな設けて形成
した後に、感光性ソルダーレジストを用いて、位置精度
よく、ミニバイアスルーホールなどに接する様に形成さ
せることで、部分めっき法の問題点となる印刷のズレ問
題を解消したのである。Therefore, in the present invention, a plating-resistant solder resist is formed in a clear manner on mini-bias through-holes, etc., and then a photosensitive solder resist is used to form it in contact with the mini-bias through-holes with good positional accuracy. This solved the problem of printing misalignment, which was a problem with the partial plating method.
（実施例）
実施例１
第１図に示すように、ガラスエポキシ銅張り積層板＜１
）にドリルを用いて所望の位置のスルーホール（２）を
形成する。無電解鋼めっきを用いて、スルーホール（２
）内を含む基板全面に厚さ５ｇｍの銅めっき（３）を施
す。次に、アジド化合物を含有するアニオン型の感光性
レジスト材料を満たした層に、基板を浸漬して陽極とし
、直流５０Ｖで２分間電析を行ない、１００℃で５分間
乾燥させ膜厚５ＩＬｍ程度の感光性レジスト（４）に対
して露光・現像を行ない、スルーホール（２）の導体部
、ランド部、及び導体回路部に耐エツチングマスクを形
成し、塩化第二銅エツチング液を用いて露光している銅
を溶解除去する。５０″ｃ、ｉｏ％の水酸化ナトリウム
水溶液でマスクを除去する。(Example) Example 1 As shown in Fig. 1, a glass epoxy copper-clad laminate <1
), use a drill to form a through hole (2) at the desired position. Through-holes (2
) Copper plating (3) with a thickness of 5 gm is applied to the entire surface of the board including the inside. Next, the substrate was immersed in a layer filled with an anionic photosensitive resist material containing an azide compound to serve as an anode, electrodeposition was performed at 50 V DC for 2 minutes, and dried at 100° C. for 5 minutes, resulting in a film thickness of about 5 ILm. The photosensitive resist (4) is exposed and developed to form an etching-resistant mask on the conductor part, land part, and conductor circuit part of the through hole (2), and exposed using cupric chloride etching solution. The copper that is present is dissolved and removed. Remove the mask with a 50″c, io% aqueous sodium hydroxide solution.
これに耐めっきソルダーレジストインク（５）を前記基
板に、ミニバイアスルーホール部にクリアランスを設け
、めワき所望部以外にスクリーン印刷し熱硬化させる。Then, a plating-resistant solder resist ink (5) is applied to the substrate, a clearance is provided in the mini-bias through-hole area, screen printing is performed on areas other than the desired area for sheathing, and the ink is thermally cured.
（ランド径０．７φ、穴径０゜４φ、クリアランス０．
８φｍｍ）。(Land diameter 0.7φ, hole diameter 0°4φ, clearance 0.
8φmm).
さらに、光硬化型ソルダーレジスト（６）をミニバイア
スルーホール部の穴を除いて上記のクリアランスを埋め
る様に１−一ナツ状（線幅０．２５ｍ ｍ ）にスクリ
ーン印刷し、ミニバイアスルーホール部のラント部以外
か残るように露光現像し、そのあとＵＶキュアーをする
。そして、化学銅めっき（７）を２５ＪＬｍ施し、プリ
ント配線板を完成させた。Furthermore, a photocurable solder resist (6) was screen printed in a 1-1 nut shape (line width 0.25 mm) to fill the above clearance except for the hole in the mini-bias through-hole. Exposure and develop so that only the runt parts remain, and then UV cure. Then, 25 JLm of chemical copper plating (7) was applied to complete the printed wiring board.
見見±ｌ
多層配線板の内層上にプリプレグが積層された基材（１
）にドリルを用いて、スルーホール（２）内を含む基板
全面に厚さ３ルｍの銅めっきを施す。View ±l Base material (1
), using a drill, apply copper plating to a thickness of 3 m over the entire surface of the board, including the inside of the through hole (2).
次に、実施例１と同様にして導体回路及び、スルーホー
ルを含むランド部に耐エツチングマスクか形成されるよ
うに露光・現像を行ない、エツチング液を用いて露出し
ている銅を溶解除去し、さらに前記マスクを剥脱除去す
る。Next, in the same manner as in Example 1, exposure and development were performed to form an etching-resistant mask on the conductor circuit and the land portion including the through hole, and the exposed copper was dissolved and removed using an etching solution. , further removing the mask.
光硬化型ソルダーレジスト（５）をミニバイアスルーホ
ール部の穴を除いてドーナツ状（線幅０゜２５ ｍ ｍ
）にスクリーン印刷し、ミニバイアスルーホール部の
ランド部以外か残るように露光現像し、そのあとＵＶキ
ュアーをする。これに耐めっきソルダーレジストインク
（５）を前記基板にミニバイアスルーホール部にクリア
ランスを設け、めっき所望部以外にスクリーン印刷し熱
硬化させる（ランド径０．６φ、穴径０．３φ、久リア
ランス０．７φｍ ｍ ）。そして化学鋼めっき（７）
を２５７ｚｍ施し、プリント配線位置を完成させた。The photocurable solder resist (5) was shaped like a donut (line width: 0°25 mm) except for the mini-bias through-holes.
), then exposed and developed so that only the land area of the mini-bias through-hole area remains, and then UV cured. Add a plating-resistant solder resist ink (5) to the substrate with a clearance in the mini-bias through-hole area, screen print on areas other than the desired plating area, and heat cure (land diameter 0.6φ, hole diameter 0.3φ, long clearance). 0.7φmm). and chemical steel plating (7)
257zm was applied to complete the printed wiring position.
（発明の効果）
以上詳述した通り、本発明にあっては、上記実施例に例
示した如く、部分めっき法に耐めっきソルダーレジスト
と感光性ソルダーレジストを併用したところに特徴があ
る。この部分めっき法は、めっき厚がばらつく電解銅め
っきを行なわないため、導体厚みが均一となり、さらに
めっき厚みが薄いためソルダーレジストの印刷性が向ト
する利点をもっている。さらに、上記２種類のソルダー
レジストを併用することで、印刷の位置精度を向ヒさせ
た。(Effects of the Invention) As detailed above, the present invention is characterized in that, as exemplified in the above embodiments, a plating-resistant solder resist and a photosensitive solder resist are used in combination in the partial plating method. This partial plating method has the advantage that the conductor thickness is uniform because electrolytic copper plating, which causes variations in plating thickness, is not performed, and that the printability of the solder resist is improved because the plating thickness is thin. Furthermore, by using the above two types of solder resists together, the positional accuracy of printing was improved.
また、パターン形成工程で電着レジストを用いれば、高
密度プリント配線板の製造において、なお−層効果を有
するものである。Further, if an electrodeposition resist is used in the pattern forming process, a layer effect can be obtained in the production of high-density printed wiring boards.
第１図は本発明に係るプリント配線板の製造方法を順を
追って示す部分拡大図、第２図は従来のテンティング法
によるプリント配線板の製造方法を順を追って示す部分
拡大図、第３図は従来の半田剥離法によるプリント配線
板の製造方法を順を追って示す部分拡大図、第４図は部
分めっき法を順を追って示す部分拡大断面図である。
符 号 の 説 明
１−・−銅張り積層板、２・・・スルーホール、３・・
・銅めっき、４・・・感光性レジスト、５・・・ソルダ
ーレジスト、６・−・ソルダーレジスト２．７・・・部
分鋼めっき。 以 上
第１図
（ａ）！村
第４図
（ａ）基ｔオFIG. 1 is a partial enlarged view showing a method for manufacturing a printed wiring board according to the present invention in order, FIG. 2 is a partial enlarged view showing a method for manufacturing a printed wiring board by a conventional tenting method in order, and FIG. The figures are partially enlarged views showing a step-by-step process for manufacturing a printed wiring board using a conventional solder stripping method, and FIG. 4 is a partially enlarged sectional view showing a step-by-step partial plating method. Explanation of symbols 1--Copper clad laminate, 2...Through hole, 3...
- Copper plating, 4... Photosensitive resist, 5... Solder resist, 6... Solder resist 2.7... Partial steel plating. That’s it for Figure 1 (a)! Village Figure 4 (a) Base
Claims (1)
するプリント配線板の製造方法； （ａ）銅張積層板等の基板を用意する工程；（ｂ）前記
基板の所望の位置にスルーホールを形成する工程； （ｃ）基板全面に無電解銅めっきを施す工程；（ｄ）前
記基板表面に感光性樹脂組成物からなるレジスト被膜を
形成する工程； （ｅ）前記スルーホールを含むランド及び導体回路に写
真焼き付け法によりマスクを形成する工程； （ｆ）エッチング液を用いて、前記レジスト被膜による
マスク部以外の銅を溶解除去する工程；（ｇ）前記レジ
スト被膜を剥離し所望の回路パターンを形成する工程； （ｈ）耐化学銅めっきソルダーレジストをスルーホール
ランド部あるいは部品搭載等を行うパッド部にクリアラ
ンスをもうけて前記基板上に印刷形成する工程； （ｉ）写真焼き付け型ソルダーレジストを、前記スルー
ホールランド部あるいは前記パッド部の周囲に形成する
工程； （ｊ）前記スルーホールランド部を含むスルーホール部
及び銅めっき所望部に無電解銅めっきを所望の厚み施す
工程。[Claims] 1) A method for manufacturing a printed wiring board characterized by including each of the following steps (a) to (j); (a) a step of preparing a substrate such as a copper-clad laminate; b) Forming a through hole at a desired position on the substrate; (c) Performing electroless copper plating on the entire surface of the substrate; (d) Forming a resist film made of a photosensitive resin composition on the surface of the substrate. (e) A step of forming a mask on the land and conductor circuit including the through hole by photoprinting; (f) A step of dissolving and removing copper other than the masked portion of the resist film using an etching solution; (g) ) Peeling off the resist film to form a desired circuit pattern; (h) Printing a chemically resistant copper plating solder resist on the board with a clearance provided at the through-hole land area or pad area where components are mounted, etc. Step; (i) Forming a photoprinting type solder resist around the through-hole land portion or the pad portion; (j) Applying electroless copper to the through-hole portion including the through-hole land portion and the desired copper plating portion. The process of applying plating to the desired thickness.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1542988A JP2622848B2 (en) | 1988-01-25 | 1988-01-25 | Manufacturing method of printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1542988A JP2622848B2 (en) | 1988-01-25 | 1988-01-25 | Manufacturing method of printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189993A true JPH01189993A (en) | 1989-07-31 |
| JP2622848B2 JP2622848B2 (en) | 1997-06-25 |
Family
ID=11888538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1542988A Expired - Lifetime JP2622848B2 (en) | 1988-01-25 | 1988-01-25 | Manufacturing method of printed wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622848B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0217698A (en) * | 1988-07-05 | 1990-01-22 | Mitsubishi Electric Corp | Manufacture of high-density printed circuit board |
-
1988
- 1988-01-25 JP JP1542988A patent/JP2622848B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0217698A (en) * | 1988-07-05 | 1990-01-22 | Mitsubishi Electric Corp | Manufacture of high-density printed circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2622848B2 (en) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258094A (en) | Method for producing multilayer printed wiring boards | |
| JP2004265967A (en) | Multilayer printed wiring board, method for manufacturing the same, and semiconductor device | |
| WO1988005252A1 (en) | Method for the manufacture of multilayer printed circuit boards | |
| JPH05259639A (en) | Method for manufacturing printed wiring board | |
| TWI766342B (en) | Circuit board and method for manufacturing the same | |
| JPH01189993A (en) | Manufacture of printed wiring board | |
| JPH036880A (en) | Blind wiring board and its manufacturing method | |
| JP3713726B2 (en) | Multilayer printed wiring board | |
| JP3593351B2 (en) | Method for manufacturing multilayer wiring board | |
| JPS61147596A (en) | Manufacture of double side through hole printed circuit board | |
| JPH0219990B2 (en) | ||
| JPH118465A (en) | Manufacture of printed wiring board through additive method | |
| JP4687084B2 (en) | Method for manufacturing printed wiring board with built-in passive element | |
| JPH03225894A (en) | Manufacture of printed wiring board | |
| JPH0294592A (en) | Manufacture of wiring board | |
| JPH09248975A (en) | Screen plate and method of manufacturing printed wiring board using the same | |
| JPH0567871A (en) | Printed-wiring board and manufacture thereof | |
| JP2586790B2 (en) | Manufacturing method of printed wiring board | |
| JPH06318774A (en) | Manufacturing method of printed-wiring board | |
| JPH11233920A (en) | Printed wiring board and its manufacturing method | |
| JP2004047567A (en) | Manufacturing method of printed wiring board | |
| JPH10335786A (en) | Method for manufacturing high-density printed wiring board | |
| JPS59175797A (en) | Method of producing multilayer printed plate | |
| JP2000138443A (en) | Manufacture of conductor pattern | |
| JPH01196196A (en) | Formation of soldered layer in printed-circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |