JPH01191415A - 多層電極形成法 - Google Patents
多層電極形成法Info
- Publication number
- JPH01191415A JPH01191415A JP1614588A JP1614588A JPH01191415A JP H01191415 A JPH01191415 A JP H01191415A JP 1614588 A JP1614588 A JP 1614588A JP 1614588 A JP1614588 A JP 1614588A JP H01191415 A JPH01191415 A JP H01191415A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- tungsten
- layer
- soluble
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的）
産業上の利用分野
本発明は、タングステン、モリブデン、タンタルあるい
はチタン等の高融点金属を化学的気相成長法（以下ＣＶ
Ｄ法という）を用いて選択的成長させる電極形成法に関
する。
はチタン等の高融点金属を化学的気相成長法（以下ＣＶ
Ｄ法という）を用いて選択的成長させる電極形成法に関
する。
従来の技術
半導体集積回路は、ＬＳＩからＶＬＳＩへと進歩し、集
積度でメガピッド、微細加ニレベルでサブミクロン時代
に突入した。
積度でメガピッド、微細加ニレベルでサブミクロン時代
に突入した。
例えば、ＭＯ３型素子のゲート電極材料は６４キロビツ
トまでポリシリコンが使用され、２５６キロビツトや１
メガビツトはポリシリコンの上にモリブデン、タングス
テン、チタン等のシリサイドを重ねた二層構造が使用さ
れている。この二層構造はポリサイドと呼ばれている。
トまでポリシリコンが使用され、２５６キロビツトや１
メガビツトはポリシリコンの上にモリブデン、タングス
テン、チタン等のシリサイドを重ねた二層構造が使用さ
れている。この二層構造はポリサイドと呼ばれている。
このように電極材料が変化した理由はＬＳＩの集積度が
上ると電極や配線が微細化し、例えば、１メガビツトの
ＶＬＳＩでは電極の幅は１ミクロン近くになり、このた
め電気抵抗が高くなって電気信号の伝達が遅延する。こ
れを防ぐために電気電導度の高いポリサイドが使用され
るようになった。
上ると電極や配線が微細化し、例えば、１メガビツトの
ＶＬＳＩでは電極の幅は１ミクロン近くになり、このた
め電気抵抗が高くなって電気信号の伝達が遅延する。こ
れを防ぐために電気電導度の高いポリサイドが使用され
るようになった。
しかし、４メガビツトや１６メガビツトとさらに集積度
が上るとポリサイドでも抵抗が高過ぎるということから
、電極材料としてタングステン、モリブデン、タンタル
あるいはチタン等の高融点金属が検討されている。
が上るとポリサイドでも抵抗が高過ぎるということから
、電極材料としてタングステン、モリブデン、タンタル
あるいはチタン等の高融点金属が検討されている。
従来の電極材料であるポリシリコンの抵抗率は約２５０
μΩ・ｃｍが限界であるのに対し、タングステンシリサ
イド（ＷＳｉ２）、チタンシリサーｉ’ド（ＴｉＳｉ２
）等では約１０〜２０μΩ−ｃｍであり、タングステン
、モリブデン等では約５μΩ・ｃｍであり低抵抗化が期
待できる。
μΩ・ｃｍが限界であるのに対し、タングステンシリサ
イド（ＷＳｉ２）、チタンシリサーｉ’ド（ＴｉＳｉ２
）等では約１０〜２０μΩ−ｃｍであり、タングステン
、モリブデン等では約５μΩ・ｃｍであり低抵抗化が期
待できる。
さらに、イオン打ち込みののち、イオンを活性化させる
ために電極を付けたまま加熱する場合、９００〜１００
０℃に耐える高融点金属が要求される。
ために電極を付けたまま加熱する場合、９００〜１００
０℃に耐える高融点金属が要求される。
以上のような高融点金属の成膜には一般的にはスパッタ
法が使用されているが、■ＬＳＩになって集積度が高ま
り構造が？！２雑になってくると、基板の表面に段差や
凹凸が多くなり、電極の膜厚が平坦部と段差のところで
は差ができてそれが断線の原因になる。
法が使用されているが、■ＬＳＩになって集積度が高ま
り構造が？！２雑になってくると、基板の表面に段差や
凹凸が多くなり、電極の膜厚が平坦部と段差のところで
は差ができてそれが断線の原因になる。
また、微細化における配線技術のもう一つの問題点は、
コンタクトホール、多層配線のスルーホールのような微
細孔の中に着膜する場合、スパッタ法では孔の周囲だけ
着膜できても孔の中は空洞になってしまうおそれがある
。
コンタクトホール、多層配線のスルーホールのような微
細孔の中に着膜する場合、スパッタ法では孔の周囲だけ
着膜できても孔の中は空洞になってしまうおそれがある
。
このような欠点を除去するため、ＣＶＤ法を用いる成膜
法が研究されている。ガス状材料を使用するＣＶＤ法は
基板上の段差や凹凸や微細孔の中も均一に着月業するこ
とができる。
法が研究されている。ガス状材料を使用するＣＶＤ法は
基板上の段差や凹凸や微細孔の中も均一に着月業するこ
とができる。
タングステン、モリブデン、タンタルあるいはチタン等
の高融点金属のＣＶＤ法では一般的にはこれらの金属の
ハロゲン化物が用いられるが、中でも低温でガス化し易
い六フッ化タングステン（ＷＦ６）、六フフ化モリブデ
ン（ＭｏＦ６）等のフッ化物を用いることが多い。
の高融点金属のＣＶＤ法では一般的にはこれらの金属の
ハロゲン化物が用いられるが、中でも低温でガス化し易
い六フッ化タングステン（ＷＦ６）、六フフ化モリブデ
ン（ＭｏＦ６）等のフッ化物を用いることが多い。
例えば、タングステンを着膜する場合、ＷＦ６と水素ガ
ス（Ｈ２）を用いる。反応初期にコンタクト表面の自然
酸化膜はＷＦ６で還元除去され、その後３ｉまたはＡＩ
のような金属上にそれぞれ以下に示す還元反応が進みＷ
膜が形成される。
ス（Ｈ２）を用いる。反応初期にコンタクト表面の自然
酸化膜はＷＦ６で還元除去され、その後３ｉまたはＡＩ
のような金属上にそれぞれ以下に示す還元反応が進みＷ
膜が形成される。
２ＷＦ６ ＋３Ｓ ｉ→２Ｗ＋３Ｓ ｉ Ｆ４ＷＦ６
＋２Ａ ｌ→Ｗ＋２Ａ Ｉ Ｆ３続いて水素還元反応に
よりＷ膜の成長が継続される。
＋２Ａ ｌ→Ｗ＋２Ａ Ｉ Ｆ３続いて水素還元反応に
よりＷ膜の成長が継続される。
ＷＦ６＋３Ｈ２→Ｗ＋６ＨＦ
このようなフッ化物を用いるＣＶＤ法では、５ｉ０２膜
やＰＳＧ膜等の絶縁゛膜上にはこれらの金属膜の成長は
認められないが、Ｓｉ１シリサイドやＡ１のような金属
股上には高融点金属膜が成長する特徴がある。この現象
は選択的成長と呼ばれている。
やＰＳＧ膜等の絶縁゛膜上にはこれらの金属膜の成長は
認められないが、Ｓｉ１シリサイドやＡ１のような金属
股上には高融点金属膜が成長する特徴がある。この現象
は選択的成長と呼ばれている。
５ｉ０２膜やＰＳＧ膜等の絶縁膜の開孔部に露出したＳ
ｉ、シリサイドあるいはＡ１等の金属上に選択的にタン
グステン膜を成長させるこの技術は新しい上下配線接続
法、スルーホール部の穴埋め法として注目されており、
また、多層配線の平担化にも威力を発揮すると考えられ
る。
ｉ、シリサイドあるいはＡ１等の金属上に選択的にタン
グステン膜を成長させるこの技術は新しい上下配線接続
法、スルーホール部の穴埋め法として注目されており、
また、多層配線の平担化にも威力を発揮すると考えられ
る。
解決しようとする問題点
以上のように、タングステンの選択的成長は最近特に注
目を集めている着膜法であり、本発明者等は成長したタ
ングステン膜の凹み現象を解消し表面を平坦化する目的
で、下層下地にＳｉを着膜する高融点金属の多層電極形
成法と題し昭和６３年１月１８日に特許を出願した。
目を集めている着膜法であり、本発明者等は成長したタ
ングステン膜の凹み現象を解消し表面を平坦化する目的
で、下層下地にＳｉを着膜する高融点金属の多層電極形
成法と題し昭和６３年１月１８日に特許を出願した。
本発明は上記の特許願の改良に関する。
この特許願の発明の構成は実施例において述べた通り、
シリコン基板上に絶縁膜Ｓｉ○２を全面に着膜し、その
上にフッ素樹脂レジストを塗布する。必要なＳｉＣ２膜
を残し、エツチングにより不必要な５ｉ０２膜を除去す
る。３ｉＱ２の開孔部に露出したシリコン基板上にタン
グステンを選択成長させる。残った５ｉ０２上のレジス
トをハク離除去する。
シリコン基板上に絶縁膜Ｓｉ○２を全面に着膜し、その
上にフッ素樹脂レジストを塗布する。必要なＳｉＣ２膜
を残し、エツチングにより不必要な５ｉ０２膜を除去す
る。３ｉＱ２の開孔部に露出したシリコン基板上にタン
グステンを選択成長させる。残った５ｉ０２上のレジス
トをハク離除去する。
次に第２層のタングステンを形成するために、５１０２
膜をさらに全面に着膜し、その上にフッ素樹脂レジスト
を塗布する。必要なＳｉＣ２膜を残し、エツチングによ
り不必要な３ｉ０２膜を除去する。その後、表面の全面
に３ｉを着膜する。
膜をさらに全面に着膜し、その上にフッ素樹脂レジスト
を塗布する。必要なＳｉＣ２膜を残し、エツチングによ
り不必要な３ｉ０２膜を除去する。その後、表面の全面
に３ｉを着膜する。
５ｉ０２の開孔部にタングステンを選択成長させる。残
った５ｉ０２上のレジストをハク離除去する。
った５ｉ０２上のレジストをハク離除去する。
発明の構成は以上の通りであるが、Ｓｉを着膜した場合
フッ素樹脂レジスト上にも３ｉが着膜ざれ、そのため第
２層目のタングステンを選択成長させる時、第２図に示
す通り、フッ素樹脂レジスト上のＳｉの上にもタングス
テンが成長し膜を形成する欠点がある。
フッ素樹脂レジスト上にも３ｉが着膜ざれ、そのため第
２層目のタングステンを選択成長させる時、第２図に示
す通り、フッ素樹脂レジスト上のＳｉの上にもタングス
テンが成長し膜を形成する欠点がある。
本発明は、この欠点を除去しようとするものである。
（発明の構成）
問題を解決するための手段
本発明は、タングステン、モリブデン、タンタルあるい
はチタン等のハロゲン化物を用いる化学的気相成長法に
おいて、フッ素樹脂レジストを用いてこれらの金属の多
層膜を選択成長さぼる場合第２層以後のフッ素樹脂レジ
スト上に水溶性レジストあるいはアルコール可溶性レジ
ストを塗布したのらに、３ｉを全面に着膜し、水あるい
はアルコール等の溶媒を用いて水溶性レジストあるいは
アルコール可溶性レジス１〜を溶解除去すれば、その上
に＠膜されたＳｉも除去され、フッ素樹脂レジストのみ
が残る。かかる状態で第２層目のタングステンを選択成
長させることによって上記の欠点を除去することができ
る。
はチタン等のハロゲン化物を用いる化学的気相成長法に
おいて、フッ素樹脂レジストを用いてこれらの金属の多
層膜を選択成長さぼる場合第２層以後のフッ素樹脂レジ
スト上に水溶性レジストあるいはアルコール可溶性レジ
ストを塗布したのらに、３ｉを全面に着膜し、水あるい
はアルコール等の溶媒を用いて水溶性レジストあるいは
アルコール可溶性レジス１〜を溶解除去すれば、その上
に＠膜されたＳｉも除去され、フッ素樹脂レジストのみ
が残る。かかる状態で第２層目のタングステンを選択成
長させることによって上記の欠点を除去することができ
る。
以下、本発明の実施例を第１図に従って詳細に説明する
。
。
実施例
（１）シリコン基板上に絶縁膜５ｉ０２を１ミクロンの
厚さで全面に着膜した。
厚さで全面に着膜した。
（２）着膜したＳｉ○２膜上にフッ素樹脂レジストを塗
布した。
布した。
（３）第４図に示すとおり、５ｉ０２膜２１．２２．２
３を残し、エツチングにより不必要な５ｉ０２膜を除去
した。
３を残し、エツチングにより不必要な５ｉ０２膜を除去
した。
＜４）Ｓ ｉ○２膜２１．２２．２３上にフッ素樹脂レ
ジストを残したまま、その間孔部に露出したシリコン基
板上にＷＦ６とＨ２中にモノシラン（Ｓ ｉ Ｈ４）を
混合させたガスを用いてタングステン３１．３２を選択
成長させた。この時、シリコン基板は３５０℃に加熱し
た。
ジストを残したまま、その間孔部に露出したシリコン基
板上にＷＦ６とＨ２中にモノシラン（Ｓ ｉ Ｈ４）を
混合させたガスを用いてタングステン３１．３２を選択
成長させた。この時、シリコン基板は３５０℃に加熱し
た。
（５）残ったレジストをハタ離除去した。
（６）次に第２層を形成するために、３ｉＱ２膜をさら
に１ミクロンの厚さで全面に着膜した。
に１ミクロンの厚さで全面に着膜した。
（７）着膜したＳｉ○２膜上にフッ素樹脂レジストを塗
布した。
布した。
（８）第５図に示すとおり、５ｉ０２膜２４．２５を残
し、エツチングにより不必要な５ｉ０２膜を除去した。
し、エツチングにより不必要な５ｉ０２膜を除去した。
（９）第３図に示すとおり、フッ素樹脂レジスト上に水
溶性レジストを塗布した。
溶性レジストを塗布した。
（１０）表面の全面に高周波スパッタ法を用いて３ｉを
０．１ミクロンの厚さに着膜した。
０．１ミクロンの厚さに着膜した。
（１１）純水を用いて水溶性レジストを溶解しその上の
Ｓｉ膜を除去した。
Ｓｉ膜を除去した。
（１２）Ｓｉ０２膜２４．２５の開孔部にＷＦ６とＨ２
中にＳ ｉ Ｈ４を混合させたガスを用いてタングステ
ンを選択成長させた。この時、シリコン基板は３５０℃
に加熱した。
中にＳ ｉ Ｈ４を混合させたガスを用いてタングステ
ンを選択成長させた。この時、シリコン基板は３５０℃
に加熱した。
（１３）残ったレジストをハタ離除去した。
（発明の効果）
本発明によれば、高融点金属のハロゲン化物を用いる化
学的気相成長法において、フッ素樹脂レジストを用いて
これらの金属の多層膜を選択成長させる場合、第２層以
後のフッ素樹脂レジスト上に水溶性レジストあるいはア
ルコール可溶性レジストを塗布したのちに、Ｓｉを着膜
し、水あるいはアルコール等の溶媒を用いて水溶性レジ
ストあるいはアルコール可溶性レジストを溶解除去すれ
ば、フッ素樹脂レジスト上にＳｉが残らないため第２層
目のタングステンの選択成長の際、フッ素樹脂レジスト
上にタングステンが成長し膜を形成する欠点が解消され
る特徴がある。
学的気相成長法において、フッ素樹脂レジストを用いて
これらの金属の多層膜を選択成長させる場合、第２層以
後のフッ素樹脂レジスト上に水溶性レジストあるいはア
ルコール可溶性レジストを塗布したのちに、Ｓｉを着膜
し、水あるいはアルコール等の溶媒を用いて水溶性レジ
ストあるいはアルコール可溶性レジストを溶解除去すれ
ば、フッ素樹脂レジスト上にＳｉが残らないため第２層
目のタングステンの選択成長の際、フッ素樹脂レジスト
上にタングステンが成長し膜を形成する欠点が解消され
る特徴がある。
第１図は達成しようとするデバイスの断面図、第２図は
本発明者等が昭和６３年１月１８日に特許を出願した方
法で達成されたデバイスの断面図第３図は本発明によっ
て改良された方法によるデバイスの中間工程の断面図、
第４図、第５図はこ２４．２５はＳ；０２絶縁膜、３．
３１．３２はタングステン電極、４はフッ素樹脂レジス
ト、５はＳｉ膜、６は水溶性レジストあるいはアルコー
ル可溶性レジストである。 ５ｉ０２絶縁膜２は２２と２４および２３と２５が二層
に重なったものである。 特許出願人 株式会社高純度化学研究所募１圏
本発明者等が昭和６３年１月１８日に特許を出願した方
法で達成されたデバイスの断面図第３図は本発明によっ
て改良された方法によるデバイスの中間工程の断面図、
第４図、第５図はこ２４．２５はＳ；０２絶縁膜、３．
３１．３２はタングステン電極、４はフッ素樹脂レジス
ト、５はＳｉ膜、６は水溶性レジストあるいはアルコー
ル可溶性レジストである。 ５ｉ０２絶縁膜２は２２と２４および２３と２５が二層
に重なったものである。 特許出願人 株式会社高純度化学研究所募１圏
Claims (1)
- タングステン、モリブデン、タンタルあるいはチタン
等のハロゲン化物を用いる化学的気相成長法において、
フッ素樹脂レジストを用いてこれらの金属の多層膜を選
択的成長させる場合、第２層以後のフッ素樹脂レジスト
上に水溶性レジストあるいはアルコール可溶性レジスト
を塗布し、その上にシリコン（Ｓｉ）を着膜することを
特徴とする高融点金属の多層電極形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1614588A JPH01191415A (ja) | 1988-01-27 | 1988-01-27 | 多層電極形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1614588A JPH01191415A (ja) | 1988-01-27 | 1988-01-27 | 多層電極形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01191415A true JPH01191415A (ja) | 1989-08-01 |
Family
ID=11908331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1614588A Pending JPH01191415A (ja) | 1988-01-27 | 1988-01-27 | 多層電極形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01191415A (ja) |
-
1988
- 1988-01-27 JP JP1614588A patent/JPH01191415A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0184279B1 (ko) | 금속 또는 금속실리사이드막의 형성방법 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| KR0185230B1 (ko) | 금속배선 및 반도체장치 | |
| CN109994424B (zh) | 用于28纳米及以下技术节点的接触孔结构中氮化钛膜的形成方法 | |
| JPH06283453A (ja) | 半導体装置製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63172463A (ja) | 半導体装置 | |
| JPS61133646A (ja) | 半導体装置の製造方法 | |
| KR960009091B1 (ko) | 평탄한 전기적 상호 접속 구조체 제조방법 | |
| JPS6353949A (ja) | 金属配線の形成方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPS62206852A (ja) | 半導体装置の製造方法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JPH01183116A (ja) | 多層電極形成法 | |
| JPH01181516A (ja) | 電極形成法 | |
| JPH0666286B2 (ja) | シリコン含有金属膜の形成方法 | |
| JPH1167686A (ja) | 半導体素子の製造方法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| KR0150989B1 (ko) | 반도체소자 배선 형성방법 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JPH0290518A (ja) | 半導体装置及びその製造方法 | |
| JPS62219945A (ja) | 半導体装置の製造方法 |