JPH01181516A - 電極形成法 - Google Patents
電極形成法Info
- Publication number
- JPH01181516A JPH01181516A JP63004364A JP436488A JPH01181516A JP H01181516 A JPH01181516 A JP H01181516A JP 63004364 A JP63004364 A JP 63004364A JP 436488 A JP436488 A JP 436488A JP H01181516 A JPH01181516 A JP H01181516A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist
- fluorine resin
- tungsten
- resin resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の目的）
ルあるいはチタン等の高融点金属を化学的気相成長法（
以下ＣＶＤ法という）を用いて選択的成長させる電極形
成法に関する。
以下ＣＶＤ法という）を用いて選択的成長させる電極形
成法に関する。
歩し、集積度でメガピッド、微細加ニレベルでサブミク
ロン時代に突入したら 例えば、ＭＯ８型素子のゲート電極材料は６４キロビツ
トまでポリシリコンが使用され、２５６キロビツトや１
メガビツトはポリシリコンの上にモリブデン、タングス
テン、チタン等のシリサイドを重ねた二層構造が使用さ
れている。この二層構造はポリサイドと呼ばれている。
ロン時代に突入したら 例えば、ＭＯ８型素子のゲート電極材料は６４キロビツ
トまでポリシリコンが使用され、２５６キロビツトや１
メガビツトはポリシリコンの上にモリブデン、タングス
テン、チタン等のシリサイドを重ねた二層構造が使用さ
れている。この二層構造はポリサイドと呼ばれている。
このように電極材料が変化した理由はＬＳＩの集積度が
上ると電極や配線が微細化し、例えば、１メガビツトの
ＶＬＳＩでは電極の幅は１ミクロン近くになり、このた
め電気抵抗が高くなって電気信号の伝達が遅延する。こ
れを防ぐために電気層導度の高いポリサイドが使用され
るようになった。
上ると電極や配線が微細化し、例えば、１メガビツトの
ＶＬＳＩでは電極の幅は１ミクロン近くになり、このた
め電気抵抗が高くなって電気信号の伝達が遅延する。こ
れを防ぐために電気層導度の高いポリサイドが使用され
るようになった。
しかし、４メガビツトや１６メガビツトとさらに集積度
が上るとポリサイドでも抵抗が高過ぎるということから
、電極材料としてタングステン、モリブデン、タンタル
あるいはチタン等の高融点金属が検討されている。
が上るとポリサイドでも抵抗が高過ぎるということから
、電極材料としてタングステン、モリブデン、タンタル
あるいはチタン等の高融点金属が検討されている。
従来の電極材料であるポリシリコンの抵抗率は約２５０
μΩ・ｃｍが限界であるのに対し、タンゲステンシリサ
イド（ＷＳｉ２）、チタンシリサイド（ＴｉＳｉ２）等
では約１０〜２０μΩ−ｃｍであり、タングステン、モ
リブデン等では約５μΩ・Ｃｍであり低抵抗化が期待で
きる。
μΩ・ｃｍが限界であるのに対し、タンゲステンシリサ
イド（ＷＳｉ２）、チタンシリサイド（ＴｉＳｉ２）等
では約１０〜２０μΩ−ｃｍであり、タングステン、モ
リブデン等では約５μΩ・Ｃｍであり低抵抗化が期待で
きる。
さらに、イオン打ち込みののち、イオンを活性化させる
ために電極を付けたまま加熱する場合、９００〜１００
０℃に耐える高融点金属が要求される。
ために電極を付けたまま加熱する場合、９００〜１００
０℃に耐える高融点金属が要求される。
以上のような高融点金属の成膜には一般的にはスパッタ
法が使用されているが、ＶＬＳＩになって集積度が高ま
り構造が複雑になってくると、基板の表面に段差や凹凸
が多くなり、電極の膜厚が平坦部と段差のところでは差
ができてそれが断線の原因になる。
法が使用されているが、ＶＬＳＩになって集積度が高ま
り構造が複雑になってくると、基板の表面に段差や凹凸
が多くなり、電極の膜厚が平坦部と段差のところでは差
ができてそれが断線の原因になる。
また、微細化における配線技術のもう一つの問題点は、
コンタクトホール、多層配線のスルーホールのような微
細孔の中に着膜する場合、スパッタ法では孔の周囲だけ
着膜できても孔の中は空洞になってしまうおそれがある
。
コンタクトホール、多層配線のスルーホールのような微
細孔の中に着膜する場合、スパッタ法では孔の周囲だけ
着膜できても孔の中は空洞になってしまうおそれがある
。
このような欠点を除去するため、ＣＶＤ法を用いる成膜
法が研究されている。ガス状材料を使用するＣＶＤ法は
基板上の段差や凹凸や微細孔の中も均一に着膜すること
ができる。
法が研究されている。ガス状材料を使用するＣＶＤ法は
基板上の段差や凹凸や微細孔の中も均一に着膜すること
ができる。
タングステン、モリブデン、タンタルあるいはチタン等
の高融点金属のＣＶＤ法では一般的にはこれらの金属の
ハロゲン化物が用いられるが、中でも低温でガス化し易
い六フッ化タングステン（ＷＦ６＞、六フッ化モリブデ
ン（ＭｏＦ６）等のフッ化物を用いることが多い。
の高融点金属のＣＶＤ法では一般的にはこれらの金属の
ハロゲン化物が用いられるが、中でも低温でガス化し易
い六フッ化タングステン（ＷＦ６＞、六フッ化モリブデ
ン（ＭｏＦ６）等のフッ化物を用いることが多い。
例えば、タングステンを着膜する場合、ＷＦ６と水素ガ
ス（Ｈ２）を用いる。反応初期にコンタクト表面の自然
酸化膜はＷＦ６で還元除去され、その後ＳｉまたはＡ１
のような金属上にそれぞれ以下に示ず還元反応が進みＷ
ＩＧ！が形成される。
ス（Ｈ２）を用いる。反応初期にコンタクト表面の自然
酸化膜はＷＦ６で還元除去され、その後ＳｉまたはＡ１
のような金属上にそれぞれ以下に示ず還元反応が進みＷ
ＩＧ！が形成される。
２ＷＦ６ ＋３Ｓ ｉ→２Ｗ＋３Ｓ ｉ Ｆ４ＷＦ６
＋２Ａｌ→Ｗ＋２Ａ Ｉ Ｆ３続いて水素還元反応によ
りＷ膜の成長が継続される。
＋２Ａｌ→Ｗ＋２Ａ Ｉ Ｆ３続いて水素還元反応によ
りＷ膜の成長が継続される。
ＷＦ６ ＋３Ｈ２→Ｗ＋６８Ｆ
このようなフッ化物を用いるＣＶＤ法では、３ｉ０２膜
やＰＳＧ膜等の絶縁膜上にはこれらの金属膜の成長は認
められないが、Ｓ１１シリサイドやＡ１のような金属膜
上には高融点金屑膜が成長する特徴がある。この現象は
選択的成長と呼ばれている。
やＰＳＧ膜等の絶縁膜上にはこれらの金属膜の成長は認
められないが、Ｓ１１シリサイドやＡ１のような金属膜
上には高融点金屑膜が成長する特徴がある。この現象は
選択的成長と呼ばれている。
５ｉ０２膜やＰＳＧ膜等の絶縁膜の開孔部に露出したＳ
：、シリサイドあるいはＡ１等の金属上に選択的にタン
グステン膜を成長させるこの技術は新しい上下配線接続
法、スルーホール部の穴埋め法として注目されており、
また、多層配線の平担化にも威力を発揮すると考えられ
る。
：、シリサイドあるいはＡ１等の金属上に選択的にタン
グステン膜を成長させるこの技術は新しい上下配線接続
法、スルーホール部の穴埋め法として注目されており、
また、多層配線の平担化にも威力を発揮すると考えられ
る。
解決しようとする問題点
以上のように、タングステンの選択成長は最近特に注目
を集めている着膜法であるが、実際に行なわれている技
術内容は必ずしも簡単なものではなく、製造工程数も多
いという欠点がある。
を集めている着膜法であるが、実際に行なわれている技
術内容は必ずしも簡単なものではなく、製造工程数も多
いという欠点がある。
”この従来の技術を第１図に示すデバイスの断面図に従
って詳細に説明する。
って詳細に説明する。
（１）シリコン基板上に絶縁膜５ｉ０２を全面に着膜す
る。
る。
（２）着膜した５ｉ０２膜上にネガ型またはポジ型の一
般的なレジストを塗布する。
般的なレジストを塗布する。
（３）露光後、第１図に示すとおり、５ｉ０２膜２１．
２２．２３を残し、エツチングにより不必要な５ｉ０２
膜を除去する。
２２．２３を残し、エツチングにより不必要な５ｉ０２
膜を除去する。
（４）Ｓｉ０２膜２１．２２．２３上に残ったレジスト
を除去する。
を除去する。
（５）Ｓｉ０２膜の開部に露出した基板上にタングステ
ン３１．３２を選択成長させる。
ン３１．３２を選択成長させる。
この場合、３ｉＱ２膜２１．２２．２３上にタングステ
ン膜は成長し難いが、しかし、極く僅か付着し薄い膜が
形成される。
ン膜は成長し難いが、しかし、極く僅か付着し薄い膜が
形成される。
（６）この薄いタングステン膜を除去する目的でレジス
トを塗布する。
トを塗布する。
（７）露光後、Ｓ；０２膜２１．２２．２３上のタング
ステン膜をエツチングにより除去する。
ステン膜をエツチングにより除去する。
（８）残ったレジストを除去する。
−例として第１図に示すようなデバイスを完成させるた
めには、以上のような８工程を必要とする。
めには、以上のような８工程を必要とする。
本発明は、以上のような選択成長の複雑な工程を簡素化
した電極形成法を提供しようとするものである。
した電極形成法を提供しようとするものである。
（発明の構成）
問題を解決するための手段
本発明は、レジストにフッ素樹脂レジストを用いること
によって、選択成長の複雑な工程を簡素化せしめる電極
の形成法である。
によって、選択成長の複雑な工程を簡素化せしめる電極
の形成法である。
これはフッ素樹脂レジスト上にはＣＶＤ法によるタング
ステン膜の形成が起らないこと、およびフッ素樹脂レジ
ストは耐熱性にすぐれているということに基づくもので
ある。
ステン膜の形成が起らないこと、およびフッ素樹脂レジ
ストは耐熱性にすぐれているということに基づくもので
ある。
以下、本発明の実施例を第１図に従って詳細に説明する
。
。
実施例
（１）シリコン基板上に絶縁膜５ｉ０２を１ミクロンの
厚さで全面に着膜した。
厚さで全面に着膜した。
（２）着膜した５ｉ０２ｐｔＪ上にフッ素樹脂レジスト
を塗布した。
を塗布した。
（３）第１図に示すとおり、３ｉＱ２膜２１．２２．２
３を残し、エツチングにより不必要な５ｉ０２膜を除去
した。
３を残し、エツチングにより不必要な５ｉ０２膜を除去
した。
（４）Ｓｉ０２膜２１．２２．２３上にフッ素樹脂レジ
ストを残したまま、その間孔部に露出したシリコン基板
上にＷＦ６とＨ２中にモノシラン（ＳｉＨ４）を混合さ
せたガスを用いてタングステン３１．３２を選択成長さ
せた。この時、シリコン基板は、３５０°Ｃに加熱した
。
ストを残したまま、その間孔部に露出したシリコン基板
上にＷＦ６とＨ２中にモノシラン（ＳｉＨ４）を混合さ
せたガスを用いてタングステン３１．３２を選択成長さ
せた。この時、シリコン基板は、３５０°Ｃに加熱した
。
この場合、３ｉＱ２膜２１．２２．２３上に残したフッ
素樹脂レジス［・の上にはタングステン膜が形成されず
、また、このレジストは耐熱性がすぐれているため３５
０°Ｃの温度に十分耐え得るものであることがわかった
。
素樹脂レジス［・の上にはタングステン膜が形成されず
、また、このレジストは耐熱性がすぐれているため３５
０°Ｃの温度に十分耐え得るものであることがわかった
。
（５）残ったレジストをハタ離除去した。
以上のように、本発明によれば、第１図に示すようなデ
バイスを完成させるために要する工程は５工程ですむた
め選択成長の工程は著しく簡素化される。
バイスを完成させるために要する工程は５工程ですむた
め選択成長の工程は著しく簡素化される。
（発明の効果）
本発明によれば、パターン形成にフッ素樹脂レジストを
用いることによって、ＷＦ６あるいは、ＭｏＦ６等のフ
ッ化物を用いるＣＶＤ法によるこれらの金属電極の選択
的成長の製造工程が著しく簡素化され、製造コストも低
下する特徴がある。
用いることによって、ＷＦ６あるいは、ＭｏＦ６等のフ
ッ化物を用いるＣＶＤ法によるこれらの金属電極の選択
的成長の製造工程が著しく簡素化され、製造コストも低
下する特徴がある。
第１図は達成しＪ：うとするデバイスの断面図である。
図において、１はシリコン基板、２１．２２．２３は５
ｉ０２絶縁膜、３１．３２はタングステン電極である。
ｉ０２絶縁膜、３１．３２はタングステン電極である。
Claims (1)
- タングステン、モリブデン、タンタルあるいはチタン
等のハロゲン化物を用いる化学的気相成長法において、
フッ素樹脂レジストを用いてこれらの金属の膜の選択的
成長を得ることを特徴とする高融点金属の電極形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63004364A JPH01181516A (ja) | 1988-01-12 | 1988-01-12 | 電極形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63004364A JPH01181516A (ja) | 1988-01-12 | 1988-01-12 | 電極形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181516A true JPH01181516A (ja) | 1989-07-19 |
Family
ID=11582323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63004364A Pending JPH01181516A (ja) | 1988-01-12 | 1988-01-12 | 電極形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181516A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023550331A (ja) * | 2020-11-19 | 2023-12-01 | ラム リサーチ コーポレーション | 低抵抗率コンタクト及びインターコネクト |
| US12598925B2 (en) | 2021-02-23 | 2026-04-07 | Lam Research Corporation | Non-metal incorporation in molybdenum on dielectric surfaces |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224625A (ja) * | 1985-07-24 | 1987-02-02 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
| JPS62164865A (ja) * | 1986-01-14 | 1987-07-21 | Mitsubishi Electric Corp | 成膜用マスク |
-
1988
- 1988-01-12 JP JP63004364A patent/JPH01181516A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6224625A (ja) * | 1985-07-24 | 1987-02-02 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成方法 |
| JPS62164865A (ja) * | 1986-01-14 | 1987-07-21 | Mitsubishi Electric Corp | 成膜用マスク |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023550331A (ja) * | 2020-11-19 | 2023-12-01 | ラム リサーチ コーポレーション | 低抵抗率コンタクト及びインターコネクト |
| US12598925B2 (en) | 2021-02-23 | 2026-04-07 | Lam Research Corporation | Non-metal incorporation in molybdenum on dielectric surfaces |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877086A (en) | Metal planarization using a CVD wetting film | |
| KR910007108B1 (ko) | 알루미늄 또는 알루미늄 화합물로 구성된 적어도 2개의 도체층을 포함하는 반도체 집적회로 및 그 제조방법 | |
| US5175017A (en) | Method of forming metal or metal silicide film | |
| US5177589A (en) | Refractory metal thin film having a particular step coverage factor and ratio of surface roughness | |
| US4801559A (en) | Process for forming planar wiring using polysilicon to fill gaps | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JPH02213127A (ja) | 半導体集積回路デバイス金属部形成 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JP2592844B2 (ja) | 高融点金属膜の形成方法 | |
| JPH01181516A (ja) | 電極形成法 | |
| JPH05129231A (ja) | 電極配線 | |
| JPH01183116A (ja) | 多層電極形成法 | |
| JP3072544B2 (ja) | 半導体装置の配線方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPH01191415A (ja) | 多層電極形成法 | |
| JPH1167686A (ja) | 半導体素子の製造方法 | |
| JPH0467655A (ja) | 半導体装置およびその製造方法 | |
| JP3868043B2 (ja) | タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法 | |
| JPH0290518A (ja) | 半導体装置及びその製造方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JPH02114641A (ja) | 半導体装置の製造方法 | |
| JPH01206623A (ja) | 半導体装置の製造方法 |