JPH01191480A - 不揮発性メモリセル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、電気的にデータの書きかえが可能な不揮発性
メモリのメモリ・セルに関する。

（従来の技術） 電気的にデータの書きかえが可能な不揮発性メモリのメ
モリ・セルとしてＦｌｏｔｏｘ（ｆｌｏａｔｉｎｇ　ｏ
ｘｉｄｅ）型のセルが提案されていて、かつ実際の各社
の商品にも使われていて、数あるメモリ・セルの中で実
用性の高いものである。

第３図にＦ　１ｏｔｏｘ型セルを示す。　１は選択トラ
ンジスタである、２はメモリ・セル・トランジスタであ
る。１．２３の酸化膜のうすい所を使ってトンネル電流
を浮ゝ遊ゲート２１に流して、浮遊ゲートの電荷を増減
させ、メモリートランジスタのしきい値を変化させるこ
とにより、データを記憶するものである。（例えばＵ　
Ｓ　Ｐ　−４，２０３，１５８）ところが、１つのセル
に選択トランジスタとメモリ・セル・トランジスタの２
つのトランジスタからなり、セル・サイズが大きいとい
う欠点がある。

（発明が解決しようとする課題） セル・サイズが大きいため大容量化、低価格化に向かな
いという欠点を解決するものである。

〔発明の構成〕

（課題を解決するための手段） セル・サイズを小さくするため、半導体基板をエツチン
グして、その時できる側壁をメ毛り・セル・トランジス
タのチャネルに利用してメモリ・セル・サイズを小さく
しようというものである。

（作用） 上記の手段によりメモリ・セル・サイズは３０〜４０％
小さくできる。

（実施例） 第１図に本発明による実施例の断面図を示す。

１は選択トランジスタ、２はメモリ・セル・トランジス
タ、２１は浮遊ゲート、２２は制御ゲート、２３はトン
ネル領域である。図の番号は従来例である第３図と同じ
にしである。

メモリ・セル・トランジスタのチャネル領域を側壁部に
形成している。従来例と比べて３０％程度セル・サイズ
が小さくなっている。

実際の製造工程を第２図に示す。半導体基板はシリコン
のｐ−基板（３０）を使うとする。

第２図（ａ）−シリコン基板をエツチングする。

さらに素子分離する。

第２図（ｂ）−トンネル領域に例えば７　Ｘ　１０１３
／ａＪで加速電圧７０ＫｅＶでＡｓ＋イオンをイオン注
入してｎ十層３１を形成する。その後例えば４００人程
成長酸化膜（３２）を形成できるように熱酸化する。

第２図（ｃ）−全面熱酸化膜をＲＩＥでエツチングする
。ＲＩＥは異方性エツチングであるので側壁部に熱酸化
膜（３２）が残る。

第２図（ｄ）−全面熱酸化して、　トンネル領域部に将
来なる熱酸化膜を形成する。例えば１００人程成上する
。

第２図（ｅ）−多結晶シリコン（３４）をデポする。

第２図（ｆ）−多結晶シリコンをＲＩＥでエツチングす
る。ＲＩＥは異方性エツチングであるので側壁部に多結
晶シリコン膜（３４）が残る。　（３４）は浮遊ゲート
となる。さらに熱酸化膜をエツチングする。

多結晶シリコン膜（３４）にかくれて熱酸化膜（３３）
がエツチングされずに残る。この（３３）はトンネル領
域においてトンネル酸化膜となる。

第２図（ｇ）−全面熱酸化。例えば４００人程成長する
。あるいは、酸化膜−シリコンチッ化膜−酸化膜という
３層構造を形成する。これは、全面熱酸化−シリコンチ
ッ化物デポー酸化という工程で形成できる。絶縁膜（３
５）が形成された。

第２図（ｈ）−全面ＲＩＥエツチングする。側壁部に絶
縁膜（３５）が残る。

第２図（１）−全面熱酸化して、ゲート酸化膜を形成す
る。例えば４００人程成長する。（３８）第２図（ｊ）
−多結晶シリコン（３７）をデポする。

第２図（ｋ）−多結晶シリコンをパターニング選択トラ
ンジスタのゲート（３９）　、制御ゲート（４０）を　
゛形成する。ソース・ドレイン拡散層を形成するために
例えば４０ＫｅＶで５ＸｌＯ”のＡｓ＋イオンをドーズ
する。ソース・ドレイン層（４１）が形成できる。

第２図（幻−絶縁膜（４２）をデポする。

第２図（ｍ）−コンタクト孔をあけてｌ！（４３）をデ
ポし、ＡＱ（４３）をパターニングして、　さらにパッ
シベーション膜（４４）をデポする。

〔発明の効果〕

本発明により従来より３０％小さくセル・サイズを実現
できる。実施例に示したようにＲＩＥによる側壁残し工
程を有効に使えば、使用するマスクは最初に基板をエツ
チングするためのマスクが増えるだけである。さらに従
来例では、うすい酸化膜を形成する時にマスクが一つ必
要であったが、本発明によれば、必要なくなる。

従って、セル・サイズが小さくなることによって大容量
化が可能となる。さらに同じ記憶容量ならば従来よりチ
ップ・サイズが小さくなることによりコストを安くでき
る。

【図面の簡単な説明】

第１図は本発明によるＦｌｏｔｏｘ型セルの断面図、第
２図は第１図のＦｌｏｔｏｘ型セルの製造工程の一例を
示す工程断面図、第３図は従来のＦｌｏｔｏｘ型セルの
図である。 代理人　弁理士　則　近　憲　佑 同　　松山光之 第　　１　　図 ３０　　ｐ 第　　２　図

Claims (2)

【特許請求の範囲】
1. （１）半導体基板を部分的にエッチングしてできた側壁
   部をメモリ・セルのトランジスタの一部として使うこと
   を特徴とする不揮発性メモリセル。
2. （２）前記の不揮発性メモリ・セルは選択トランジスタ
   とメモリ・セル・トランジスタとからなり、前記メモリ
   ・セル・トランジスタは浮遊ゲートを有するＭＩＳ型ト
   ランジスタであって書き込み消去領域とトランジスタ・
   チャネル領域とからなり、前記トランジスタ・チャネル
   領域が、半導体基板を部分的にエッチングしてできた側
   壁部に形成されていることを特徴とする請求項１記載の
   不揮発性メモリセル。