JPH0119302B2

JPH0119302B2 -

Info

Publication number: JPH0119302B2
Application number: JP55154129A
Authority: JP
Inventors: Tooru Kusuda
Original assignee: Teac Corp
Current assignee: Teac Corp
Priority date: 1980-10-31
Filing date: 1980-10-31
Publication date: 1989-04-11
Also published as: JPS5778217A

Description

【発明の詳細な説明】本発明は位相周波数比較回路を含むモータサー
ボ回路に関するものである。

デジタル位相比較回路として、排他的ORゲー
トで構成した回路、RSフリツプフロツプで構成
した回路、モトローラ社のMC4044のように
NANDゲートを使用した位相比較器が知られて
いる、しかし、排他的ORゲート及びRSフリツプ
フロツプの位相比較回路は、基準位相を中心にし
て直線的に比較出力レベルが変化する出力を得る
ことが出来ない欠点を有し、またモトローラの
MC4044等のNANDゲートによる位相比較器に
は、チヤージポンプ及びアクテイブフイルタを使
用しなければならないので、特に低い比較周波数
でリツプルの少ない直流出力を必要とする場合に
時定数が大きくなり、例えばモータサーボ等に使
用することが難しいという問題があつた。

そこで、本発明の目的は、モータの速度に対応
する周波数信号と基準周波数との周波数及び位相
比較出力を形成し、この出力を直流化し、この直
流電圧と基準電圧との差に基づいてモータを制御
する方式において、前記直流化を小さな時定数で
達成することが可能なモータサーボ回路を提供す
ることにある。

上記目的を達成するための本発明は、理解を容
易にするために第１図の符号を参照して説明する
と、モータ１２の回転速度に対応した第１の周波
数信号を得るための速度対応周波数信号発生回路
と、基準周波数信号として第２の周波数信号を発
生する基準周波数信号発生回路４と、前記第１の
周波数信号と前記第２の周波数信号との周波数及
び位相差に実質的に対応する出力を得るための位
相周波数比較回路１０と、前記位相周波数比較回
路１０の出力を直流化するための直流化回路１４
と、前記直流化回路１４の出力電圧と基準電圧と
の差に基づいて前記モータを定速制御する回路と
から成るモータサーボ回路において、前記位相周
波数比較回路が、第１の周波数信号が供給される
第１の周波数信号入力端子１と、第２の周波数信
号が供給される第２の周波数信号入力端子２と、
前記第１の周波数信号と前記第２の周波数信号と
の位相比較出力又は周波数比較出力を発生する比
較出力端子３と、Ｄ型の第１、第２、第３、第
４、第５、及び第６のフリツプフロツプF₁，F₂，
F₃，F₄，F₅，F₆と、を具備し、且つ前記第１の
フリツプフロツプF₁のクロツク端子が前記第１
の周波数信号入力端子１に結合され、前記第１の
フリツプフロツプF₁のデータ入力端子が前記第
６のフリツプフロツプF₆のリセツト出力端子に
結合され、前記第１のフリツプフロツプF₁のク
リア端子が前記第２のフリツプフロツプF₂のリ
セツト出力端子に結合され、前記第２のフリツプ
フロツプF₂のクロツク端子が前記第２の周波数
信号入力端子２に接続され、前記第２のフリツプ
フロツプF₂のデータ入力端子が前記第４のフリ
ツプフロツプF₄のリセツト出力端子に結合され、
前記第２のフリツプフロツプF₂のクリア端子が
前記第１のフリツプフロツプF₁のセツト出力端
子に結合され、前記第３のフリツプフロツプF₃
のクロツク端子が前記第の周波数信号入力端子２
に結合され、前記第３のフリツプフロツプF₃の
データ入力端子が前記第２のフリツプフロツプ
F₂のリセツト出力端子に結合され、前記第３の
フリツプフロツプF₃のクリア端子が前記第４の
フリツプフロツプF₄のリセツト出力端子に結合
され、前記第４のフリツプフロツプF₄のクロツ
ク端子が前記第１の周波数信号入力端子１に結合
され、前記第４のフリツプフロツプF₄のデータ
入力端子が前記第２のフリツプフロツプF₂のリ
セツト出力端子に結合され、前記第４のフリツプ
フロツプF₄のクリア端子が前記第３のフリツプ
フロツプF₃のセツト出力端子に結合され、前記
第５のフリツプフロツプF₅のクロツク端子が前
記第１の周波数信号入力端子１に結合され、前記
第５のフリツプフロツプF₅のデータ入力端子が
前記第２のフリツプフロツプF₂のセツト出力端
子に結合され、前記第５のフリツプフロツプF₅
のクリア端子が前記第６のフリツプフロツプF₆
のリセツト出力端子に結合され、前記第６のフリ
ツプフロツプF₆のクロツク端子が前記第２の周
波数信号入力端子２に結合され、前記第６のフリ
ツプフロツプF₆のデータ入力端子が前記第２の
フリツプフロツプF₂のセツト出力端子に結合さ
れ、前記第６のフリツプフロツプF₆のクリア端
子が前記第５のフリツプフロツプF₅のセツト出
力端子に結合され、前記比較出力端子３が前記第
２のフリツプフロツプF₂のセツト又はリセツト
出力端子に結合されていることを特徴とするモー
タサーボ回路に係わるものである。尚上記本発明
に於けるフリツプフロツプのセツト出力端子は、
Ｑ出力端子に限ることなく、出力端子に結合さ
れたインバータの出力端子等であつてもよい。要
するにリセツト状態からセツト状態になつたこと
を示す信号を送出する端子であればどのような端
子であつてもよい。同様に本発明に於けるフリツ
プフロツプのリセツト出力端子は、出力端子に
限ることなく、Ｑ出力端子に結合されたインバー
タの出力端子等であつてもよい。要するにセツト
状態からリセツト状態になつたことを示す信号を
送出する端子であればどのような端子であつても
よい。

上記本発明によれば、第１の周波数信号と第２
の周波数信号との周波数の差が零の場合には、比
較出力端子から得られる出力パルスのデユテイフ
アクタが両者の位相差に応じて変化する。また第
１の周波数信号が第２の周波数信号よりも低い場
合にはデユテイフアクタが100％（又は０％）と
なり、また第１の周波数信号が第２の周波数信号
よりも高い場合にはデユテイフアクタが０％（又
は100％）となる。そして上述の如き出力をチヤ
ージポンプ回路を利用せずに１つの出力端子から
直接に得ることが出来る。従つて、直流化が容易
となり、チヤージポンプ回路及びアクテイブフイ
ルタを利用するものに比較し、小さな時定数で直
流化することが可能になる。なお、第１の周波数
信号の周波数を₁、第２の周波数信号の周波数を
₂としたとき、₁＜₂の状態から₁＝₂の状態に
移るときの過渡期間、₁＝₂の状態から₁＞₂の
状態に移るときの過渡期間、及び₁＞₂の状態か
ら₁＝₂の状態に移るときの過渡期間において
は、上記の通りの比較動作にならないが、位相周
波数比較回路の出力は直流化されるので、過渡期
間の動作によつてモータの制御が乱れることはな
い。

以下、第１図〜第４図を参照して本発明の実施
例に係わるモータサーボ回路について述べる。

第１図で点線で囲んで示す位相周波数比較回路
１０は、第１の周波数信号₁が供給される第１の
周波数信号入力端子１と、第２の周波数信号₂が
供給される第２の周波数信号入力端子２と、第１
の周波数信号₁と第２の周波数信号₂との位相比
較出力又は周波数比較出力を発生する比較出力端
子３と、Ｄ型の第１、第２、第３、第４、第５、
及び第６のフリツプフロツプF₁，F₂，F₃，F₄，
F₅，F₆とから成る。そして第１のフリツプフロ
ツプF₁のクロツク端子CKが第１の周波数信号入
力端子１に結合され、第１のフリツプフロツプ
F₁のデータ入力端子Ｄが第６のフリツプフロツ
プF₆の反転出力端子即ちリセツト出力端子に
結合され、第１のフリツプフロツプF₁のクリア
端子CLが第２のフリツプフロツプF₂のリセツト
出力端子に結合され、第２のフリツプフロツプ
F₂のクロツク端子CKが第２の周波数信号入力端
子２に接続され、第２のフリツプフロツプF₂の
データ入力端子Ｄが第４のフリツプフロツプF₄
のリセツト出力端子に結合され、第２のフリツ
プフロツプF₂のクリア端子CLが第１のフリツプ
フロツプF₁のセツト出力端子Ｑに結合され、第
３のフリツプフロツプF₃のクロツク端子CKが第
２の周波数信号入力端子２に結合され、第３のフ
リツプフロツプF₃のデータ入力端子Ｄが前記第
２のフリツプフロツプF₂のリセツト出力端子
に結合され、第３のフリツプフロツプF₃のクリ
ア端子CLが第４のフリツプフロツプF₄のリセツ
ト出力端子に結合され、第４のフリツプフロツ
プF₄のクロツク端子CKが第１の周波数信号入力
端子１に結合され、第４のフリツプフロツプF₄
のデータ入力端子Ｄが第２のフリツプフロツプ
F₂のリセツト出力端子に結合され、第４のフ
リツプフロツプF₄のクリア端子CLが第３のフリ
ツプフロツプF₃のセツト出力端子Ｑに結合され、
第５のフリツプフロツプF₅のクロツク端子CKが
第１の周波数信号入力端子１に結合され、第５の
フリツプフロツプF₅のデータ入力端子Ｄが第２
のフリツプフロツプF₂のセツト出力端子Ｑに結
合され、第５のフリツプフロツプF₅のクリア端
子CLが第６のフリツプフロツプF₆のリセツト出
力端子に結合され、第６のフリツプフロツプ
F₆のクロツク端子CKが第２の周波数信号入力端
子２にされ、第６のフリツプフロツプF₆のデー
タ入力端子Ｄが第２のフリツプフロツプF₂の出
力端子Ｑに結合され、第６のフリツプフロツプ
F₆のクリア端子CLが第５のフリツプフロツプF₅
のセツト出力端子Ｑに結合され、比較出力端子３
が第２のフリツプフロツプF₂のセツト出力端子
Ｑに結合されている。尚各フリツプフロツプF₁
〜F₆のプリセツト端子（PR）は夫々接地されて
いる。

更に具体的には、第１及び第２のフリツプフロ
ツプF₁，F₂が一体化されて第２図の２個入りフ
リツプフロツプF₁₂とされ、第３及び第４のフリ
ツプフロツプF₃，F₄が一体化されて第２図の２
個入りフリツプフロツプF₃₄とされ、第５及び第
６のフリツプフロツプF₅，F₆が一体化されて第
２図の２個入りフリツプフロツプF₅₆とされ、こ
れ等に0.1μFのセラミツクコンデンサC₁，C₂，C₃
が並列接続され、これ等の電源端子に＋V_DDの直
流電源が接続されている。そして、２個入りのＤ
型フリツプフロツプF₁₂，F₃₄，F₅₆にモトローラ
社のMC14013が使用されている。尚F₁₂，F₃₄，
F₅₆には東京芝浦電気(株)のTC4013を使用すること
も可能である。また勿論、６個のＤ型フリツプフ
ロツプを第１図のように接続してもよいし、
TTLで構成してもよい。

次に、第１図の位相周波数比較回路１０に於け
る第１及び第２の周波数信号₁，₂、第１のフリ
ツプフロツプF₁のＱ出力F₁Q、第２のフリツプフ
ロツプF₂のＱ出力F₂Q及び出力F₂、第３のフ
リツプフロツプF₃のＱ出力F₃Q、第４のフリツプ
フロツプF₄の出力F₄、第５のフリツプフロ
ツプF₅のＱ出力F₅Q、第６のフリツプフロツプF₆
の出力F₆を示す第３図を参照して動作を説
明する。

各Ｄ型フリツプフロツプF₁〜F₆は、良く知ら
れているように、クロツク端子CKに供給される
クロツク入力の低レベル(L)から高レベル(H)への立
上りでトリガされ、このクロツク入力の立上り時
点に於いてデータ入力端子Ｄが高レベル(H)であれ
ば、セツト出力端子Ｑが高レベル、リセツト出力
端子が低レベル(L)となり、またクロツク入力の
立上り時点に於いてデータ入力端子Ｄが低レベル
であれば、セツト出力端子Ｑが低レベル、リセツ
ト出力端子が高レベルとなる。また各フリツプ
フロツプF₁〜F₆のクリア端子CLは、ここに高レ
ベルのクリア信号が印加されている間はデータ入
力端子Ｄとクロツク端子CKとの入力の有無に無
関係にリセツト出力端子Ｑが低レベルとなるよう
にリセツトするためのものである。

第１図の回路で電源がオンにされ、この時にフ
リツプフロツプF₁〜F₆がセツト状態となり且つ
第２の周波数信号₂として基準周波数信号の供給
が開始されたとすれば、第１のフリツプフロツプ
F₁のＱ出力で第２のフリツプフロツプF₂がクリ
アされ、第２のフリツプフロツプF₂のＱ出力が
低レベル、出力が高レベルとなる。このため
F₂で第１のフリツプフロツプF₁がクリアされ
てF₁Qが低レベルとなる。また第３のフリツプフ
ロツプF₃の高レベルのＱ出力で第４のフリツプ
フロツプF₄がクリアされてこのＱ出力が低レベ
ルとなる。このため、F₄で第３のフリツプフ
ロツプF₃がクリアされて、そのＱ出力が低レベ
ルとなる。また第５のフリツプフロツプF₅の高
レベルのＱ出力によつて第６のフリツプフロツプ
F₆がクリアされ、この出力が高レベルとなる
ので、第５のフリツプフロツプF₅がクリアされ
てＱ出力が低レベルとなる。即ち総てのフリツプ
フロツプF₁〜F₆がリセツト状態となつて安定す
る。また電源投入時に、第１、第３、第５のフリ
ツプフロツプF₁，F₃，F₅がセツト状態となり、
第２、第４、第６のフリツプフロツプF₂，F₄，
F₆がリセツト状態の場合には、第２、第４、第
６のフリツプフロツプF₂，F₄，F₆の出力によ
つて前段の第１、第３、第５のフリツプフロツプ
F₁，F₃，F₅がクリアされて全部のフリツプフロ
ツプF₁〜F₆がリセツト状態となつて安定する。
また電源投入時に第１、第３、第５のフリツプフ
ロツプF₁，F₃，F₅がリセツト状態となり、第２、
第４、第６のフリツプフロツプF₂，F₄，F₆がセ
ツト状態の場合には、この状態が安定状態となる
が、第１の周波数信号₁が発生する前に基準信号
の第２の周波数信号₂が発生し、第２の周波数信
号₂の２つのパルスが入力した時点で全部のフリ
ツプフロツプF₁〜F₆がリセツト状態となる。即
ち、入力端子２に入力する第２の周波数信号の第
１番目のパルスが第２、第３、第６のフリツプフ
ロツプF₂，F₃，F₆にクロツク入力として加わる
と、第２のフリツプフロツプF₂がリセツト状態
となり、またこの第２のフリツプフロツプF₂の
動作の遅延時間のために第３のフリツプフロツプ
F₃のデータ入力端子Ｄには第１番目のパルスの
時点でまだ低レベルの入力信号が供給されてお
り、従つて第３のフリツプフロツプF₃はリセツ
ト状態に保たれる。また第６のフリツプフロツプ
F₆では第１番目のパルス発生時点で第２のフリ
ツプフロツプF₂の高レベルＱ出力がまだ入力さ
れているので、セツト状態に保たれる。これによ
り、₂の第１番目のパルスが入力した時点では第
１、第２、第３、第５のフリツプフロツプF₁，
F₂，F₃，F₅がリセツト状態、第４及び第６のフ
リツプフロツプF₄，F₆がリセツト状態となる。₂
の第２番目のパルスが入力すると、第２のフリツ
プフロツプF₂はリセツト状態に保たれ、第３の
フリツプフロツプF₃はF₂が入力されているた
めに高レベルとなる。しかし、この第３のフリツ
プフロツプF₃のＱ出力で第４のフリツプフロツ
プF₄がクリアされるので、F₄で第３のフリツ
プフロツプF₃もクリアされる。また第６のフリ
ツプフロツプF₆のデータ入力端子Ｄには低レベ
ルのF₂Qが入力しているので、これはリセツト状
態となる。従つて、第２番目のパルスで全部のフ
リツプフロツプF₁〜F₆がリセツトされる。

上述の如く全部のフリツプフロツプF₁〜F₆が
リセツトされて第３図のt₁時点よりも前の状態が
得られた後に、t₁時点で第２の周波数信号₂が入
力すると、これが第２の入力端子２から第２、第
３、第６のフリツプフロツプF₂，F₃，F₆にクロ
ツク入力として供給され、F₄が入力されてい
る第２のフリツプフロツプF₂のF₂Qは高レベルと
なり、第３のフリツプフロツプF₃はF₄でクリ
アされているためにリセツト状態に保たれ、F₃Q
は抵レベルに保たれ、第６のフリツプフロツプ
F₆はt₁前のF₂Q出力が低レベルであるため、低レ
ベルに保たれる。次にt₂時点で次の₂パルスが入
力すると、第２のフリツプフロツプF₂のデータ
入力端子Ｄには高レベルのF₄が印加されてい
るので、F₂Q出力は高レベルに保たれ、第３のフ
リツプフロツプF₃のデータ入力端子Ｄには低レ
ベルのF₂Q出力が印加されているため、F₃Q出力
は低レベルに保たれ、第６のフリツプフロツプ
F₆のデータ入力端子Ｄには高レベルのF₂Q出力が
印加されているので、F₆Qは高レベル、F₆は低
レベルとなる。そして、t₂時点の状態は、第１の
周波数信号₁が入力されるまで続く。尚第３図で
は図示の都合上、t₂のすぐ後のt₃で₂が入力して
いるが、t₂〜t₃の間で₂のパルスが何回発生して
も、t₂時点の状態が保たれる。モータ１２の回転
が開始し、t₃時点で第１の周波数信号₁のパルス
が発生し、これが第１の入力端子１から第１、第
４、第５のフリツプフロツプF₁，F₄，F₅のクロ
ツク入力として供給されると、第１のフリツプフ
ロツプF₁のデータ入力端子Ｄに低レベルのF₆
出力が印加されているために、そのF₁Qは低レベ
ルに保たれ、第４のフリツプフロツプF₄のデー
タ入力端子Ｄに低レベルのF₂出力が印加され
ているために、そのF₄Qは低レベル、F₄は高レ
ベルに保たれ、第５のフリツプフロツプF₅のデ
ータ入力端子Ｄには高レベルのF₂Q出力が印加さ
れるのでF₅Qが高レベルとなる。しかし、この高
レベルのF₅Qで次段の第６のフリツプフロツプF₆
がクリアされ、F₆が微小遅延時間後に高レベ
ルになつて前段の第５のフリツプフロツプF₅が
クリアされるために、高レベルのF₅Q出力は微小
時間のみ発生する。

t₄時点で次の₂のパルスが第２、第３、第６の
フリツプフロツプF₂，F₃，F₆のクロツク入力と
なつても、これ等のフリツプフロツプF₂，F₃，
F₆の出力は反転しない。次に、t₅時点で₂のパル
スがクロツク入力として供給されると、各フリツ
プフロツプF₁〜F₆はt₂時点と同様な動作をなす。
またt₆時点で₁のパルスがクロツク入力として第
１、第４、第５のフリツプフロツプF₁，F₄，F₅
に供給されると、t₃時点と同様な動作となる。即
ち、第３図のt₈時点以前の₁＜₂の区間ではF₆
出力が変化し、これによつて第１のフリツプフロ
ツプF₁のＱ出力は低レベルに保たれ、第２のフ
リツプフロツプF₂のＱ出力即ちここに接続され
た比較出力端子３が低レベルに転換させないよう
に作用する。そして、各フリツプフロツプF₁〜
F₆の高レベル(H)が電源電圧V_DD、低レベル(L)が零
ボルトとなるように設定されているので、比較出
力端子３はF₂Q出力に対応して₁＜₂区間では常
に＋V_DDの高レベルに保たれる。そして、この高
レベルの比較出力はモータを加速するように利用
される。

モータが加速され、第１の周波数信号₁の周波
数が高くなり、₂の１周期の間にt₇，t₈時点で示
すように₁のパルスが２つ入力すると、F₁Q出力
が得られる。即ち、t₈時点で₁のパルスが第１、
第４、第５のフリツプフロツプF₁，F₄，F₅のク
ロツク入力となると、まず第１のフリツプフロツ
プF₁がセツトされてF₁Q出力が高レベルとなり、
このF₁Q出力で第２のフリツプフロツプF₂がクリ
アされて、このF₂Q出力が低レベルになり、F₂
出力が高レベルとなる。このため、F₂出力で
第１のフリツプフロツプF₁がクリアされ、F₁Q出
力は微小時間後に再び低レベルに戻る。次に、t₉
時点で₂のパルスが発生すると、これが第２のフ
リツプフロツプF₂のクロツク入力となり、この
時高レベルのF₄出力がF₂のデータ入力端子Ｄ
に供給されているので、F₂Q出力は高レベルにな
る。次に、t₁₀時点で₁のパルスが発生すると、
これが第１のフリツプフロツプF₁のクロツク入
力となり、この時にこのF₁のデータ入力端子Ｄ
に高レベルのF₆出力が供給されているので、
F₁Q出力は高レベルとなる。しかし、t₈時点と同
様にF₁Q出力で第２のフリツプフロツプF₂がクリ
アされ、またF₂出力で第１のフリツプフロツ
プF₁がクリアされるので、高レベルのF₁Q出力は
微小時間のみ発生し、またF₂Qも低レベルにな
る。上述の如き過渡期間を含んで、t₈〜t₁₃で示す
ように、₁のパルスと₂のパルスとが交互に発生
する₁＝₂の同期期間に於いては、今迄ゲートの
作用をしていたF₆出力が高レベル状態に保た
れたままになり、F₁Q出力に応答してF₂Q出力が
変化する。そして、₂の立上りで高レベルとな
り、₁の立上りで低レベルとなるF₂Q出力のパル
ス幅は、₁と₂との立上り時点の位相差に応じた
パルス幅となり、両パルスの立上り時点が同一に
なると、デユテイフアクタは零となり、₁の₂に
対して2π以上遅れるとF₂Q出力のパルスのデユテ
イフアクタは100％となる。尚、第３図の₁と₂
との関係では上述の如くとなるが、基準となる₂
に対して、₁を予め₂の周期の1/2だけ遅延させ
ておけば、遅延前の原信号′₁と₂とが同相状態
の時にF₂Qのデユテイフアクタが50％、両者の間
に＋πの位相差がある時にデユテイフアクタが
100％、−πの位相差がある時にデユテイフアクタ
が０％となる。

t₈〜t₁₃区間の同期状態から、₁＞₂となり、t₁₄
時点で₁のパルスが発生し、₂の一周期の間に₁
のパルスが２個入ると、このt₁₄のパルスが第４
のフリツプフロツプF₄のクロツク入力となつて、
この時点では高レベルのF₂出力が第４のフリ
ツプフロツプF₄のデータ入力端子Ｄに入力され
ているので、F₄Q出力は高レベル、F₄出力は低
レベルとなる。このt₁₄時点ではF₁Qは前の状態に
保たれ、またF₂Q出力も低レベル状態に保たれ
る。t₁₅時点で₂のパルスが発生すると、これが
第３のフリツプフロツプF₃のクロツク入力とな
り、このt₁₅時点ではF₃のデータ入力端子Ｄに高
レベルのF₂出力が供給されているので、F₃Q出
力は高レベルとなる。そして、このF₃Q出力で第
４のフリツプフロツプF₄がクリアされるので、
微小時間後に再びF₃Qは低レベルになる。次に、
t₁₆時点で₁のパルスが発生すると、このパルス
によるクロツク入力で第４のフリツプフロツプ
F₄が高レベルのF₂に応答してリセツトされ、
F₄が低レベルになる。次に、t₁₇時点で₂のパ
ルスが発生すると、t₁₅時点と同様な動作となり、
またt₁₈時点で₁のパルスが発生するとt₁₆時点と
同様な動作となる。またt₁₉及びt₂₁時点に於いて
はt₁₅時点と同一の動作となり、t₂₀時点に於いて
はt₁₆時点と同一の動作となる。t₁₈時点から過渡
状態動作となつて₁と₂とが交互に発生し、₁＝
₂に移行するために、₁の周期が₂の周期よりも
過渡的に大になり、t₂₀とt₂₃との間のt₂₁とt₂₂で₂
のパルスが発生すると、t₂₂時点で発生する₂の
パルスがクロツク入力として第２のフリツプフロ
ツプF₂に供給され、この時点にF₂のデータ入力
端子Ｄに高レベルのF₄出力が入力しているの
で、F₂Q出力は高レベルになる。そして、t₂₃時点
で₁のパルスが入力すると、第１のフリツプフロ
ツプF₁がセツトされ、このF₁Q出力で第２のフリ
ツプフロツプF₂がクリアされ、F₂出力で第１
のフリツプフロツプF₁がクリアされる。次にt₂₄
時点で₂のパルスが発生すると、F₂Qが高レベル
になる。またt₂₅時点で₁のパルスが発生すると、
F₁Q出力が発生し、F₂Qが再び低レベルとなる。
即ちt₂₂以後では同一周波数となつて₁と₂とが交
互に発生し、F₂Q出力即ち比較出力端子３に位相
差に応じたデユテイフアクタでパルスが得られ
る。

上述から明らかなように、第１図の位相周波数
比較回路１０は、単一の出力端子３から₁＜₂で
出力端子３に電源電圧＋V_DDに等しい高レベル出
力を発生し、₁＞₂で出力端子３に零ボルトの低
レベル出力を発生し、₁＝₂区間では位相差に応
じてデユテイフアクタが変化するパルス列を発生
する。従つてチヤージポンプ回路を使用しない
で、比較出力を直流化することが可能になり、小
さな時定数で直流化することが可能になる。

次に、第１図のモータサーボ回路について述べ
る。

直流電源端子１１に接続された直流モータ１２
を定速回転制御するために、モータ１２に直列に
トランジスタ１３が接続されている。またモータ
１２には周波数発電機（FG）で構成された速度
検出器５即ちタコメータが結合されている。速度
検出器５からは正弦波状の信号が得られるので、
リミツタ６で波形整形して第４図Ｂに示す矩形波
の周波数信号とする。

４は基準周波数信号発生回路であつて、第４図
Ａに示す周期Ｔの矩形波の第２の周波数信号₂を
比較回路１０の第２の周波数信号入力端子２に供
給するものである。第４図Ｂの速度検出周波数信
号と第４図Ａの基準周波数信号₂との周波数比較
及び位相比較を行うために、この実施例では、リ
ミツタ６の出力段にモノマルチバイブレータ７が
設けられている。このモノマルチバイブレータ７
は第４図Ｂのリミツタ６の出力パルスの立上りで
トリガされてこの実施例では第４図Ａの基準周波
数信号の周期Ｔの約1/2のパルス幅（t₁〜t₂）を
有する第４図Ｃに示すパルスを発生する。このモ
ノマルチバイブレータ７の出力段にはインバータ
８が結合されているので、第４図Ｄに示す位相反
転出力が得られる。第４図Ｂと第４図Ｄとの比較
から明らかなように、モノマルチバイブレータ７
とインバータ８とを設けることによつて第４図Ｂ
のパルスの立上り（前縁）時点t₁が約Ｔ／２即ち
約πだけ遅延してt₂時点となつたパルスを得るこ
とが出来る。但し必要に応じてモノマルチバイブ
レータ６のパルス幅を任意に変化させても差支え
ない。インバータ８の出力はサンプルホールド回
路のサンプリング時点の決定に利用されると共
に、比較回路１０の入力として利用される。比較
回路１０にはインバータ８の出力をそのまま入力
させず、抵抗R₁とコンデンサC₁とから成る遅延
回路９によつて微小時間（t₁〜t₃）だけ遅延させ
た第４図Ｅに示すパルスを作つて入力させてい
る。この遅延回路９は第４図Ｇのサンプル時点t₂
よりも後に鋸歯状波を戻すために設けられてい
る。リミツタ６から得られる速度検出信号を約
Ｔ／２だけ遅延させた第４図Ｅに示す第１の周波
数信号₁と第４図Ａに示す第２の周波数信号₂と
は、既に第３図で説明したように、位相及び周波
数比較され、第４図では同相状態が示されている
ので、第４図Ｆに示す比較出力パルスが出力端子
３から得られる。即ち、第４図Ａの第１の周波数
信号₂のt₁の立上りに同期して立上り、第４図Ｅ
の第２の周波数信号₁の立上りに同期して立下る
第４図Ｆのパルスを得ることが出来る。第４図Ｆ
では出力パルスのデユテイフアクタが約50％とな
つているが、₁と₂との位相差に応じてデユテイ
フアクタが０％から100％まで変化する。

点線で囲んで示す直流化回路１４は、サンプル
ホールド回路を利用して比較出力の直流化を行つ
て位相差に対応して変化する第４図Ｉの信号を形
成する回路である。このような動作を行うため
に、比較出力端子３には抵抗R₂を介してトラン
ジスタT₁のベースが接続されている。また＋V_DD
電源端子１７と接地との間には鋸歯状波形成用コ
ンデンサC₂とトランジスタT₂と抵抗R₃とから成
る直列回路が接続されている。また電源端子１７
と接地との間に抵抗R₄とトランジスタT₃と抵抗
R₅とから成る直列回路が接続され、エミツタ接
地された２つのトランジスタT₂，T₃のベースは
抵抗R₄の一端に夫々接続されている。従つて電
源が投入されると、トランジスタT₂，T₃及び抵
抗R₃，R₄，R₅から定電流回路が動作し、コンデ
ンサC₂の定電流充電回路が形成される。コンデ
ンサC₂には並列にトランジスタT₁が接続されて
いるので、トランジスタT₁がオンの期間にはコ
ンデンサC₂がトランジスタT₁で短絡され、放電
モードとなる。トランジスタT₁は第４図Ｆに示
す比較出力に応答し、高レベルの比較出力パルス
が発生している期間のみオフとなり、低レベル
（接地レベル）の比較出力期間はオフになる。従
つて、第４図のt₁以前では比較出力が低レベルで
あるので、トランジスタT₁がオンとなり、その
コレクタ側のＧ点の電位は電源電圧＋V_DDとな
り、同時にコンデンサC₂の放電が行われる。t₁時
点でトランジスタT₁がオフに転換してコンデン
サC₂の充電が開始すると、Ｇ点の電位は第４図
Ｇに示すように徐々に低下する。そして、t₃時点
でトランジスタT₁がオンになれば、放電してＧ
点の電位は再び＋V_DDの電源電圧となる。上述の
如き動作は比較出力パルス毎に行われるので、Ｇ
点には位相比較出力に対応して第４図Ｇに示す鋸
歯状波が得られる。この実施例では第４図Ｆに示
す比較出力に対応した鋸歯状波をトランジスタ
T₁とコンデンサC₂とで形成したが、勿論、これ
以外の種々の鋸歯状波発生回路で構成しても差支
えない。

トランジスタT₁のコレクタのＧ点にはサンプ
リング回路を形成するスイツチングトランジスタ
T₄が接続され、このトランジスタT₄のベースに
はダイオードD₁と抵抗R₇とを介して、コンデン
サC₃と抵抗R₆とから成る微分回路が接続されて
いるので、第４図Ｄに示すインバータ８の出力パ
ルスが微分されてサンプリング用トランジスタ
T₄のベースに加わり、第４図Ｄのパルスの立上
り時点t₂でトランジスタT₄が瞬間的にオンにな
り、このt₂時点に於けるサンプルが得られる。ト
ランジスタT₄の出力ラインと接地との間にはサ
ンプルホールド用のコンデンサC₄が接続されて
いるので、スイツチングトランジスタT₄のオン
期間に得られたサンプルはコンデンサC₄にホー
ルドされ、コンデンサC₄の充電電圧即ちＨ点の
電位は第４図Ｈに示す如くサンプルに応じて変化
する。尚ホールド回路の漏れ電流が無ければ、第
４図Ｈの波形はリツプルが殆んどないものとなる
が、この実施例では漏れ電流のために、リツプル
が少し含まれている。このＨ点に得られる電圧は
₁と₂との位相差に対応した値を有する。また₁
＜₂の期間には、トランジスタT₁が連続的にオ
フになるため、Ｇ点及びＨ点の電圧は零ボルトと
なり、また₁＞₂の期間にはトランジスタT₁が連
続的にオンになるので、Ｇ点及びＨ点の電圧が電
源電圧＋V_DDと等しくなる。また、基準周波数信
号₂と第４図Ｂに示す検出周波数信号とが同相で
あり、従つて遅延で形成された第４図Ｅの₁と第
４図Ａの₂との位相差がπの時には、トランジス
タT₁のオン期間とオフ期間とが等しくなるので、
Ｈ点の電圧はV_DD／２となる。即ち、第４図Ａに
示した基準周波数信号₂と第４図Ｂに示した検出
周波数信号′₁との周波数及び位相の変化と比較
出力端子３の電圧変化との関係を説明的に示すと
第５図Ａとなり、′₁と₂の変化と第１図のＨ点
の電圧の変化との関係を説明的に示すと第５図Ｂ
となる。尚第５図Ａに於ける′₁＝₂期間には、
位相に応じてパルスデユテイフアクタが変化する
ことが示されている。

コンデンサC₄の一端は高入力インピーダンス
の電界効果トランジスタT₅のゲートに接続され、
このトランジスタT₅のドレインは＋V_DD電源端子
１７に接続され、ソースは抵抗R₈を介して接地
されているので、そのソースにコンデンサC₄の
電位に対応した電位が得られる。そして、抵抗
R₉，R₁₀，R₁₁とコンデンサC₅，C₆とから成る回
路によつてコンデンサC₄のホールド回路の漏れ
電流等によるリツプルが除去され、コンデンサ
C₆の一端のＩ点には第４図Ｉに示す如く平滑さ
れた直流電圧が得られる。尚このコンデンサC₆
による平滑回路の時定数をチヤージポンプを利用
する場合のフイルタの時定数より極めて小さくす
ることが出来る。

第１図のＩ点に得られる位相差に対応した電圧
は、差動増幅回路１５の入力となる。差動増幅回
路１５は演算増幅器１６と、この非反転入力端子
に基準電圧を与えるための抵抗R₁₂，R₁₃と、帰
還回路を形成する抵抗R₁₄とコンデンサC₇とから
成り、Ｉ点は反転入力端子に結合され、また出力
端子は制御トランジスタ１３のベースに結合され
ている。従つて、モータ１３の負荷が重くなつて
基準周波数信号₂に対して検出周波数信号′₁が
遅れ位相となると、Ｉ点の電圧が高くなつて差動
増幅回路１５の出力電圧も高くなり、モータ１２
の回転を加速するように制御する。またモータ１
２の負荷が軽くなつて₂に対して′₁が進み位相
になると、Ｉ点の電圧が低くなつて差動増幅回路
１５の出力電圧も低くなり、モータ１２の回転を
減速するように制御する。

上述から明らかなように、本実施例によれば、
チヤージポンプ回路及びアクテイブフイルタを使
用しないでPLLを使用したモータサーボが可能
となり、時定数の小さい制御が可能になる。また
第４図Ｇの鋸歯状波の傾きを変えて、感度を良く
することが可能になる。

以上、本発明の実施例について述べたが、本発
明はこれに限定されるものでなく、更に変形可能
なものである。例えばサンプルホールドによる直
流化回路１４を種々変形しても差支えない。また
第５図Ｂとは逆に−πでV_DD．＋πで0Vとするた
めに、出力端子３を第２のフリツプフロツプF₂
の出力端子に接続してもよい。またモノマルチ
バイブレータ７の出力パルス幅及びRC遅延回路
９の遅延時間を変化させて第４図Ｇの鋸歯状波の
傾きを変えてもよい。

【図面の簡単な説明】

第１図は本発明の実施例に係わるモータ制御回
路を示す回路図、第２図はＤ型フリツプフロツプ
の電源に対する接続を示すブロツク図、第３図は
比較回路の各部の状態を示す電圧波形図、第４図
は第１図のＡ〜Ｉ点の状態を示す電圧波形図、第
５図は周波数及び位相と電圧との関係を示す電圧
波形図である。尚図面に用いられている符号に於いて、１は第
１の周波数信号入力端子、２は第２の周波数信号
入力端子、３は比較出力端子、F₁〜F₆はＤ型フ
リツプフロツプである。

Claims

【特許請求の範囲】１モータ１２の回転速度に対応した第１の周波
数信号を得るための速度対応周波数信号発生回路
と、基準周波数信号として第２の周波数信号を発生
する基準周波数信号発生回路４と、前記第１の周波数信号と前記第２の周波数信号
との周波数及び位相差に実質的に対応する出力を
得るための位相周波数比較回路１０と、前記位相周波数比較回路１０の出力を直流化す
るための直流化回路１４と、前記直流化回路１４の出力電圧と基準電圧との
差に基づいて前記モータを定速制御する回路とから成るモータサーボ回路において、前記位相周
波数比較回路が、前記第１の周波数信号が供給される第１の周波
数信号入力端子１と、前記第２の周波数信号が供給される第２の周波
数信号入力端子２と、前記第１の周波数信号と前記第２の周波数信号
との位相比較出力又は周波数比較出力を発生する
比較出力端子３と、Ｄ型の第１、第２、第３、第４、第５、及び第
６のフリツプフロツプF₁，F₂，F₃，F₄，F₅，F₆
と、を具備し、且つ前記第１のフリツプフロツプF₁
のクロツク端子が前記第１の周波数信号入力端子
１に結合され、前記第１のフリツプフロツプF₁
のデータ入力端子が前記第６のフリツプフロツプ
F₆のリセツト出力端子に結合され、前記第１の
フリツプフロツプF₁のクリア端子が前記第２の
フリツプフロツプF₂のリセツト出力端子に結合
され、前記第２のフリツプフロツプF₂のクロツ
ク端子が前記第２の周波数信号入力端子２に接続
され、前記第２のフリツプフロツプF₂のデータ
入力端子が前記第４のフリツプフロツプF₄のリ
セツト出力端子に結合され、前記第２のフリツプ
フロツプF₂のクリア端子が前記第１のフリツプ
フロツプF₁のセツト出力端子に結合され、前記
第３のフリツプフロツプF₃のクロツク端子が前
記第２の周波数信号入力端子２に結合され、前記
第３のフリツプフロツプF₃のデータ入力端子が
前記第２のフリツプフロツプF₂のリセツト出力
端子に結合され、前記第３のフリツプフロツプ
F₃のクリア端子が前記第４のフリツプフロツプ
F₄のリセツト出力端子に結合され、前記第４の
フリツプフロツプF₄のクロツク端子が前記第１
の周波数信号入力端子１に結合され、前記第４の
フリツプフロツプF₄のデータ入力端子が前記第
２のフリツプフロツプF₂のリセツト出力端子に
結合され、前記第４のフリツプフロツプF₄のク
リア端子が前記第３のフリツプフロツプF₃のセ
ツト出力端子に結合され、前記第５のフリツプフ
ロツプF₅のクロツク端子が前記第１の周波数信
号入力端子１に結合され、前記第５のフリツプフ
ロツプF₅のデータ入力端子が前記第２のフリツ
プフロツプF₂のセツト出力端子に結合され、前
記第５のフリツプフロツプF₅のクリア端子が前
記第６のフリツプフロツプF₆のリセツト出力端
子に結合され、前記第６のフリツプフロツプF₆
のクロツク端子が前記第２の周波数信号入力端子
２に結合され、前記第６のフリツプフロツプF₆
のデータ入力端子が前記第２のフリツプフロツプ
F₂のセツト出力端子に結合され、前記第６のフ
リツプフロツプF₆のクリア端子が前記第５のフ
リツプフロツプF₅のセツト出力端子に結合され、
前記比較出力端子３が前記第２のフリツプフロツ
プF₂のセツト又はリセツト出力端子に結合され
ていることを特徴とするモータサーボ回路。