JPS6212521B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は２つの矩形波および（または）パル
ス波形間に見い出される位相差に従つて給電を変
えることにより電気的要素を制御するための位相
比較装置に関する。

特にこの発明は波形のうちの１つが制御されて
いる電気的要素の動作特性の測定量を表わし、用
いられている装置の初段に設けられた位相比較器
の入力にループ帰還される型式の装置に関する。

２つの周期的な矩形波間で測定された位相差に
比例して変調されたパルス巾を有するパルスを発
生するような位相比較回路は知られており、しば
しば相対位相検出器と呼ばれている。このような
回路の或るものは±180゜の範囲に渡つて上記の
ような測定を行なうものである。一般的に言つて
この種の相対位相検出器は１つまたは２つの双安
定フリツプ・フロツプを用いておりかつ２つの出
力を有している。そのうち１つの出力は相対位相
の進みに対応し、他の出力は遅れに対応する。こ
のような位相差検出器としてシーメンスA.G社の
フランス国特許第7412745号明細書に開示されて
いるものがある。なおこのフランス特許明細書の
導入部にはその発明と関連のある従来の種々な構
造例が論述されている。

上記フランス国特許明細書には位相差検出器が
用いられる装置について簡単な説明がしてあり、
この装置は本発明の理解にとつても興味があるの
で、第１図にブロツク・ダイヤグラムとして略示
した。

第１図を参照するに、発振器OSCには周期的
な矩形波HORを発生する分周器１／Ｎが後続し
ている。位相比較回路CPは「測定」波形と称さ
れるこの波形HORを受けてその位相を「基準」
波形と称される別の波形INFの位相と比較する。
比較器CPからのパルス（測定された位相差を表
わす信号）は発振器OSCの周波数および位相を
制御するための回路CCに供給される。

しかしながら上記の装置はフランス特許明細書
の導入部分にも記述されているように、「基準」
波形が「測定」波形と同様に矩形波でありかつ周
期性を有する場合にのみ実現可能である。これ等
２つの波形の各々には特定の一定の衝撃係数があ
り、そしてこれ等波形の平均周波数は制御される
発振器の制御周波数に近接している。これ等の装
置は明らかに衝撃係数が変化する非周期的制御信
号を処理する場合には適していない。

この発明の１つの目的は非周期性の制御信号の
処理に適しておつて特に電力供給を制御すること
により電気的要素を制御するための位相比較装置
を提供することにある。

現在多くのデータ処理システムにおいては、
INFのような信号は上記フランス国特許明細書に
述べられているように単に発振器の周波数および
位相を設定値に保持し、従つて「測定」信号と同
様に矩形波から形成されるような「基準」信号で
はなく、予め定められた仕方で発振器の周波数お
よび（または）位相を変更する真の意味での制御
信号である。後者の場合信号INFは２進コード発
生器から直接得られるかあるいはまた制御コード
をテープのような磁気媒体に中間段階で記録して
おき、そしてデータ処理システムにプログラムと
して組み込まれている選択過程によりコードを読
み出すことによつて得られるものである。このこ
とは符号化された制御信号からクロツク信号を取
り出すように適用された装置に当て嵌まる。

上記のような制御コードはそれぞれ衝撃係数が
可変である非周期性の波形の形態にある。波形が
矩形波であつて単純な意味でのパルスでない場合
には縁自体が意味を有しない場合さえあり得る。
ここで言わんとしていることを理解してもらうた
めに、単なる例として添付図面中第２図に示した
クロツク信号を取出すために用いることができる
２種類の２進コードについて説明する。これ等２
種類の２進コード自体は当該技術分野でよく知ら
れているものである。NRZ１で示した波形はコー
ド中に２進「１」デイジツトが存在する場合にそ
れをマークするためにのみレベルを移動する。こ
のレベル変動はいずれの方向であつてもよい。ま
たPEで示した波形はコードに２進「１」デイジ
ツトが存在する場合それをマークするために１つ
の特定の方向にレベルを変動し、そしてコード中
に２進「０」デイジツトが存在する場合それをマ
ークするために他の方向にレベルを変える。この
第２番目の波形においては有意味な遷移（「１」
への変動または「０」への変動）に加えて無意味
な遷移（零点復帰）がある。また例えば図示のも
のと逆である他の類似のコードを使用することも
できる。

このような２進コードの使用における共通な特
長はその解釈に当つて連続した２進デイジツトが
発生し得る時点間の最小間隔として定められる周
期θを有する系統だつたサンプリング動作が必要
とされる点にある。

本発明の他の目的は非周期性の波のサンプリン
グを周期性の波自体で行なつて周期性の波と非周
期性の波との間の位相を比較するための装置を提
供することにある。

上記目的を達成するためには、測定信号の位相
および周期が既にサンプリング周期の位相および
周波数にロツキングされている時にのみ動作を開
始する装置に設けられた位相比較器に各２進コー
ドを供給する必要があるであろう。よつてこの発
明の付加的な目的は上記のようなロツキングに応
答し、このロツキングに続いて比較器におけるサ
ンプリングのための周期的測定信号を使用して２
進コードを解釈するような構成の装置を提供する
ことにある。

周期的なロツキング信号、従つてまた２進コー
ドの連続的な供給を確保するための適宜な方法
は、第３図に示すように「符号化されたメツセー
ジ」を先行する「プレアンブル部分
（preanble）」を挿入して記録すること、そしてさ
らに好ましくは特定の衝撃係数を有する上記周期
的ロツキング信号からなるプレイアンブル部分お
よび「ポストアンブル部分（postanble）」を前後
に挿入して記録することにある。上記プレイアン
ブル部分ならびにポストアンブル部分は設けられ
た場合（記録は実際上どちらの方向でも読み取る
ことができるようにするために、これ等プレイア
ンブル部分およびポストアンブル部分双方を挿入
するのが好ましい）これ等部分が読み取られてい
る間にロツキングを行なうのに充分に長くなけれ
ばならない。さらにまた上記プレアンブル部分、
符号化されたメツセージおよびポストアンブル部
分から成る順序の前後に「ブランク部分
（Blanks）」を挿入することができる。このよう
にした場合、ブランク部分を含めた制御信号の発
生器が起動すると記録の読み取り期間の外側に
「予備」期間もしくはスタンドバイ期間が連続的
に設けられることになる。そしてこの「予備」期
間中に発振器を同期することもできるしあるいは
また水晶発振器を用いて、予備期間もしくはスタ
ンドバイ期間に対してはこの水晶発振器をオンに
切換え、そして制御期間に対してはオフに切換え
ることができる。

次に添付図面を参照して本発明を詳細に説明す
る。

なお以下に述べる具体例は本発明を説明するた
めの単なる例であつて、本発明の実施に当つては
数多の技術的変形および変更が可能であることは
言うまでもない。

第４図は本発明による装置を利用したシステム
の全体的構成を略示するものである。位相比較器
CPは磁気テープBMから第３図に示した型式の記
録の読み取りの結果として制御信号INFを受け
る。プレアンブル期間の最初の部分中信号は
偽である。ロツキングを行なうには実際上プレア
ンブル期間の１部分しか必要とされない。

この信号は位相比較器CPに供給される。こ
の目的については追つて詳細に説明するが、
が真である場合にはそれによつて比較器は信号
INFが可変な衝撃係数を有する非周期性の２進コ
ードを表わす場合にも該INF信号を処理すること
ができるということをここで述べておく。

位相比較器CPからの出力信号Ｂは発振器OSC
のための制御信号を形成するために回路CCに印
加される。この回路CCは位相比較器からの出力
信号Ｂと「測定」波形HORとを結合する。波形
HORはここで述べている具体例の場合、信号
INFから取り出されるものである。位相比較器
CPの作動信号は予備期間中に水晶発振器Ｑによ
つて発生される信号であるかまたは制御が行われ
ている期間中に信号INFから派生された信号また
は信号INF自体とすることができる。

本発明による位相比較器は「01」型（RS型）
の双安定フリツプ・フロツプBBと該フリツプ・
フロツプの２つの入力Ｆ０およびＦ１に信号を印
加するための手段とを備えている。これ等信号印
加手段はフリツプ・フロツプ自体とは切り離して
設けてもよいしあるいはまた当該技術分野でJK
フリツプ・フロツプとして知られている特定の型
式のフリツプ・フロツプのようにフリツプ・フロ
ツプ内に設けてもよい。入力Ｆ０は２つの波形Ｅ
０およびＨ０を受ける。また入力Ｆ１は２つの波
形Ｅ１およびＨ１を受ける。Ｅ０およびＥ１はフ
リツプ・フロツプの動作を可能にする電圧であ
り、Ｈ０およびＨ１はこの動作を制御する信号で
ある。信号Ｈ０でフリツプ・フロツプは０状態に
セツトされ、信号Ｈ１でフリツプ・フロツプは１
状態にセツトされる。ただしこの場合可能化電圧
Ｅ０およびＥ１がそれぞれ存在することが条件で
ある。第５図のフリツプ・フロツプの動作は第６
図を参照することによつて容易に理解することが
できよう。まずＥ０は高レベルにあり、Ｅ１は低
レベルにあると仮定する。Ｈ０のレベルが例えば
低レベルから高レベルに変動すると、それによつ
てパルスＩ０が与えられ、このパルスはフリツ
プ・フロツプを０状態に駆動する。この状態にお
いては出力Ｑは高レベルになり、補数出力は低
レベルになる。このＨ１信号が高レベルになつて
しかも信号Ｅ１が既に存在している場合にはフリ
ツプ・フロツプは１状態に駆動される。この結果
Ｑ出力は低レベルになり、出力は高レベルにな
る。

このような性質のフリツプ・フロツプは、その
入力Ｆ０およびＦ１が上に述べたような仕方でパ
ルスＩ０およびＩ１を形成するアンド・ゲート回
路の形態にあるにせよ、あるいはまたフリツプ・
フロツプの実際の構造において実現されるもので
あるにせよ、第７図に示した具体例の回路１およ
び２で利用することができる。

双安定フリツプ・フロツプ１は０にセツトする
ためのパルスを形成する上側の入力にクロツク信
号HORを受けかつまた該フリツプ・フロツプか
らの出力電圧Ｂ１の帰還電圧を受ける。他方下側
の入力は信号INFを受けかつまたフリツプ・フロ
ツプの出力電圧Ｂ１からの帰還電圧を受ける。

本実施例を１つの特定の符号化された波形INF
に限定する意図はないので、説明の便宜上第７図
と共に説明する第８図に示した線INFには、１部
分が間隔PR内に示されている特定の衝撃係数を
有する周期的な波として始まつて１部分が間隔
MC内に示されている特定の衝撃係数を有さない
２進符号化された非周期的波形となる矩形波の立
ち上り縁である有意義な「遷移」だけしか示され
ていない。

他方波形HORは本例の場合クロツク信号から
派生されたものであるので周期的な矩形波であ
る。その衝撃係数は領域PRで次第に変化して波
形INFにロツク（固定）される。該波形INFは間
隔PR中は周期的であつて周期θによつて定めら
れる衝撃係数を有する。第８図は期間PRの最後
３つの周期θおよび期間MCの最初から５つの周
期θを示している。非固定電圧はPRの最後の
周期であるθ_oとMCの最初の周期であるθ_１との
間でレベルを変動する。

クロツク信号は最初にINFのプレイアンブル部
分にロツクされるので、２進符号をサンプリング
するのに波形HORを使用することが可能であ
る。フリツプ・フロツプ１に関する限りロツキン
グの過程は明瞭である。即ちHORの各立ち上り
縁でフリツプ・フロツプは論理「１」状態にな
り、従つて１は高レベル（真状態）にある。従
つてフリツプ・フロツプは次いで論理「０」にリ
セツトされる。各周期においてINFの有意味な縁
が存在し、この縁でフリツプ・フロツプは論理
「１」にリセツトされる。というのはＢ１が高レ
ベルにあるからである。このようにしてロツキン
グ過程はPRの最後３つの周期θ_o-2，θ_o-1、およ
びθ_oで終了し、そしてθ_oにおいてはINFおよび
HORは実質的に同相になり、HORの立ち上り縁
はINFの立ち上り縁と一致する。

MCの周期θ_１においては、HORの立ち上り縁
がフリツプ・フロツプを論理「０」状態にセツト
する。INFにおける遷移の位相は先に述べた規約
に従つてクロツク信号の遷移位相より進んでおつ
て、真状態にあるＢ１と一致するのでフリツプ・
フロツプを論理「１」にセツトする。このように
してＢ１の出力はHORの立ち上り縁とそれに続
くINFの立ち上り縁との間の時間間隔中真状態に
留まる。この時間間隔はθの1/2周期の持続長よ
りも短かい。

周期θ_２中も動作は同じである。従つて、Ｂ１
はHORの立ち上り縁とそれに続くINFの立ち上
り縁との間では真レベルにある。しかしながら周
期θ_３はINFに立ち上り縁が発生しておらず、こ
のことはＢ１がHORの立ち上り縁の後にも真レ
ベルに留まり、そしてθ_３に対して位相遅れをも
つて周期θ_４中にINFの立ち上り縁が現われるま
でこの状態を続け、電圧Ｂ１を偽のレベルに戻
す。周期θ_４中に電圧Ｂ１はHORの立ち上り縁
によつて真レベルに戻されそしてサンプリング波
形の第２の半サイクル中INFに次続の立ち上り縁
が現われないのでＢ１はこのレベルに留まる。こ
のようにしてHORの第２の半波を表わすθ_５に
おいてINFの立ち上り縁がθ_５の進行中に現われ
るまでＢ１は高レベルに留まる。

このようにして各周期において電圧Ｂ１の波形
およびその補数波形１がHORおよびINFとの
間の位相差を定め、この位相差はＢ１が真レベル
に変化するのに要する時間がHORの１つの正の
半サイクルよりも短い場合に進み位相差となり、
反対の場合には遅れ位相差となる。しかしながら
周期θ_４の場合には実際上「進み」または「遅
れ」は存在せず、パルスも全然存在しない。（こ
れと関連して周期θ_５中に現われるパルスがこの
周期の最初の半サイクル中に現われてそれにより
周期θ_４中に現われた周期θ_３に対する遅れが２
倍にされたとしたならば上記のような状態は生じ
ないであろう）。従つてこのような状態に対する
補償手段を設けなければならない。さもなければ
実際上このような状態はINFによつて表わされる
任意の符号化されたメツセージならびに２進符号
に現われ得るからである。

上の説明からも明らかなように、本発明による
構成の比較回路においては、HORに対するINF
の位相進みと遅れとを直接的に識別することはで
きない。この識別は発振器のための制御信号が形
成される回路点即ちCCで行われる。この制御信
号の波形は第８図にSPで示されている。この波
形はまた図示の例において符号化されたメツセー
ジの部分の周期θ_５中に実行される上述の「補
償」を示している。

より正確に述べると、「正規」の制御信号の発
生は、本発明の装置の場合、波形Ｂ１から波形
HORを減算することによつて行われる。この減
算過程は第７図において入力にＢ１−１ならび
にHOR−を受ける回路SUBによつて表わさ
れている。この減算過程は同じ極性で印加される
波形HORおよびＢ１を反対の極性で加え合せる
過程であると考えられたい。従つて本具体例の場
合、SUBは振巾を標準化しさらにその上にアナ
ログ減算を行なう回路であると言える。従つて第
８図の線SPに示すように発振器OSCの制御に当
つては、相対位相進みは個々のパルス長が位相差
の大きさに比例する正のパルスによつて表わさ
れ、他方相対位相遅れは個々のパルス長が位相差
の大きさに比例する負のパルスによつて示され
る。

他方、上述の補償の場合にはＢ２−２で示さ
れるような波形を波形HORに加算する必要があ
る。この加算は第７図に示したアナログ減算が行
われた後にアナログ減算器SUBから現われる波
形に対し回路ADDで波形Ｂ２−２を加えるこ
とによつて実施される。なお回路ADDの出力は
制御信号の完全な波形SPを表わすものである。

補償波形Ｂ２−２は双安定フリツプ・フロツ
プ１と同じ性質の双安定フリツプ・フロツプ２に
よつて発生される。該フリツプ・フロツプ２は
「０」状態にセツトする入力にクロツク信号HOR
を受けかつまた装置がロツクされた状態にない場
合、言い換えるならばが真である場合に、フ
リツプ・フロツプ１の出力Ｂ１から可能化信号を
受ける。この目的でフリツプ・フロツプ１の出力
端Ｂ１と、HORの作用を許容するフリツプ・フ
ロツプ２の入力端との間にはアンド・ゲートＧが
設けられている。フリツプ・フロツプ２の他の入
力は信号およびＢ２からの可能化信号を受
ける。このようにしての立ち上り縁がフリ
ツプ・フロツプの「０」の状態に出現した時に第
２の入力はフリツプ・フロツプ２を論理「１」状
態に移動する。

フリツプ・フロツプ２の出力Ｂ２からの波形が
真状態（高レベル状態）になるのはＢ１の高レベ
ル値とHORの立ち上り縁との間に一時的な一致
がある場合にのみ可能である。フリツプ・フロツ
プ２は出力Ｂ２が高レベルである期間と一致する
の立ち上り縁によつて低レベルにリセツト
される。従つて第８図に示すコードにおいて、Ｂ
２はHORの正の半サイクル中の周期θ_５中のみ
高レベルである。これは２進コードがサンプリン
グされている周期（が真である）でしかも、
この周期とそれに先行する周期との間に有意味な
遷移がない場合の周期に当て嵌まる。

第９図の左手側の部分CPには単なる例として
それ自体よく知られているJK型の２つの慣用の
フリツプ・フロツプを用いて第７図の比較器を構
成する方法が示されている。この場合制御入力部
はフリツプ・フロツプ回路の１部である。JK型
のフリツプ・フロツプはその状態を決定する２つ
の入力ＪおよびＫを有している。ただし状態の変
化はクロツク入力端Ｈにパルスが供給された場合
にのみ可能である。このフリツプ・フロツプはま
た論理「０」に駆動するための入力CLおよび論
理「１」に駆動するための入力Ｐを有している。
さらにフリツプ・フロツプは２つの補数出力Ｑお
よびを有している。

位相比較器を構成するに当つて、フリツプ・フ
ロツプ１の場合にはＪ入力端は接地されそしてＫ
入力端には例えば＋5Vの正電圧Ｖでバイアスさ
れる。CD入力は使用されない。波形は入力
Ｈに与えられる。波形HORはパルス整形器Ｈ１
においてその立ち上り縁に対応するパルスに変換
され、そしてこのパルス整形器の出力が入力端Ｐ
に印加される。フリツプ・フロツプ２の場合には
ＪおよびＫ入力端はそれぞれフリツプ・フロツプ
１のＱおよび入力端に接続される。これ等Ｑお
よび入力端は電圧Ｂ１および１を発生する。
入力端Ｈはパルス整形器Ｈ１で発生されたパルス
を受けそして入力端CLはクロツク信号から
整形器Ｈ１で発生されたパルスおよびを表わ
す信号によつて駆動される。が真でない時に
はフリツプ・フロツプは阻止されている。動作は
第７図に示したフリツプ・フロツプの場合と同様
である。ロツクされていない周期中にのみ波形Ｂ
１がフリツプ・フロツプ２に供給されるか否か、
あるいはまたロツクされた周期中、フリツプ・フ
ロツプ２が阻止されているかどうかは問題でな
い。

回路CCの具体例が第９図の右側の部分に示さ
れている。この回路CCは同図の左側の比較器に
直接々続されている。この具体例において制御さ
れる負荷１３、即ち第４図の発振器OSCはその
供給電流を変えることによつて制御される。

最初に、第７図の右側部分における減算器
SUBおよび加算手段ADDが、第９図の右側部分
の回路CC内の構成とどのように関連しているか
を第１０図をも用いて説明すると、まず、減算器
SUBは以下のものを含んでいる： 一対のトランジスタＴ１を含む回路SUB
１。

一対のトランジスタＴ１は、論理的に制御さ
れるアナログ・ゲート、すなわち論理信号とし
て第１の双安定フリツプ・フロツプ１によつて
引き出される２つの相補的な信号Ｂ１および
１を受けるアンド・ゲートである。論理的に制
御されるアナログ・ゲートは当該技術分野で良
く知られており、アナログ電流を引き出す。こ
こにアナログ・ゲートＴ１は論理信号Ｂ１（第
８図参照）と同じ形態を有する第１のアナログ
電流Ｉ_B1を引き出す。

電流ミラー（current mirror）として当該技
術分野で知られている、トランジスタＴ９−Ｔ
８によつて構成されるインバータSUB２。

このインバータSUB２はアナログ電流−Ｉ_B1
を引き出す。

一対のトランジスタＴ０を含む回路SUB
３。

一対のトランジスタＴ０は、２つの相補的な
信号HORおよびを受ける第２のアナロ
グ・ゲートであり、論理信号HOR（第８図参
照）と同じ形態を有する第２のアナログ電流Ｉ
_HORを出力する。第１のアナログ電流の変換さ
れた電流、すなわち第１のアナログ変換電流−
Ｉ_B1および第２のアナログ電流Ｉ_HORは結合さ
れ、減算器SUBは次にＩ_HOR−Ｉ_B1に等しい第
３の電流を出力する。

加算手段ADDについて考察すると、この加算
手段ADDは一対のトランジスタＴ２からなる回
路ADD１を含んでいる。一対のトランジスタＴ
２は、２つの相補的論理信号Ｂ２および２を受
け、かつ論理信号Ｂ２（第８図参照）の形態を有
する第４のアナログ電流Ｉ_B2を出力する第３のア
ナログ・ゲートである。第４のアナログ電流Ｉ_B2
は、前述の第３のアナログ電流に加えられる。

従つて、回路CCは、出力Ｉ（ｔ）としてＩ
（ｔ）＝Ｉ_HOR−Ｉ_B1＋Ｉ_B2に等しいアナログ電流
を引き出す。

以下、第９図をさらに詳細に説明すると、負荷
１３は直流電圧＋Ｖ１に抵抗器Ｒを介して接続さ
れたエミツタを有する電源トランジスタＴ４なら
びに１対のトランジスタＴ０からなる電流スイツ
チング回路によつて電流を供給される。１対のト
ランジスタＴ０のうちの一方のコレクタは回路点
１２で負荷１３に接続されている給電線に接続さ
れている。このトランジスタはそのベースに波形
を受ける。一方ベースに波形を受ける
他のトランジスタのコレクタは接地されている。
トランジスタＴ４は定電流で動作するものであつ
て、そのベースは、＋Ｖと抵抗器Ｒ２の下端でア
ースとの間に抵抗器Ｒ１を介してダイオードとし
て接続されたトランジスタＴ７の負荷抵抗によつ
てバイアスされている。

HORの負の半サイクルで電流Ｉはアースに分
路され、他方HORの正の半サイクルはこの分路
を遮断する。またはHORに対し補数関係に
あるので、電流Ｉは回路点１２に供給され、負荷
１３を流れてアースに達する。このようにして電
源回路は一定の直流成分を有する正の電流を
HORの正の半サイクルの繰返し速度で負荷１３
に供給する。

負荷１３は、また抵抗器Ｒ３を介して電圧−Ｖ
に結合されているエミツタおよび給電線を介して
参照数字１１で示すように負荷１３に接続された
コレクタを有するトランジスタＴ８により形成さ
れる電源から電流を供給される。このトランジス
タＴ８は次のような仕方で波形Ｂ１によつて制御
される。最初に述べた電源回路に類似する直列回
路が、抵抗器Ｒを介して＋Ｖに接続されたエミツ
タを有するトランジスタＴ６によつて表される正
の電流源および２つのトランジスタから成る電流
スイツチング回路Ｔ１によつて形成されており、
上記２つのトランジスタのうちの一方はそのベー
スに波形１を受け、そのコレクタはトランジス
タＴ８のベースに接続されている。残りのトラン
ジスタのコレクタは接地されており、そのベース
に波形Ｂ１を受ける。波形Ｂ１が低レベルである
時にはトランジスタＴ６を流れる電流はアースに
分路され、これに対し波形Ｂ１が高レベルにある
時には電流はトランジスタＴ８のベースに印加さ
れる。トランジスタＴ８のベースをバイアスする
電圧への電流の変換は−Ｖとスイツチング・トラ
ンジスタＴ１のコレクタとの間にダイオードとし
て抵抗器Ｒ３を介し接続されたトランジスタＴ９
によつて行われる。なおスイツチング・トランジ
スタＴ１のベースはＢ１によつて制御される。Ｂ
１が真である時には−Ｖと＋Ｖとの間に分圧ブリ
ツジが形成され、これによつてトランジスタＴ８
のベースにはバイアス信号が与えられてトランジ
スタＴ８は導通状態になる。トランジスタＴ６の
ベースはトランジスタＴ７のコレクタ出力によつ
てバイアスされる。

このようにしてＢ１が真状態になる時には常に
＋Ｖから分圧ブリツジに電流が供給されそしてト
ランジスタＴ９を介しトランジスタＴ８のベース
は−Ｖからバイアス電圧を受けて導通状態にな
る。トランジスタＴ８の電流は給電導体を介して
負荷１３に供給され、この電流はスイツチＴ０に
よつて与えられる電流と逆極性関係にあつて互い
に相殺しあう。このようにして電流＋Ｉは波形Ｂ
１の真レベルの変動と一致しない波形HORの正
の半サイクルの期間中のみ負荷１３に供給され
る。このようにして負荷１３はθ_o-1，θ_oのよう
な周期中は小さい電流だけを受け、θ_oとθ_１と
の間では電流を全然受けずθ_１およびθ_２におい
ては小電流を受けそしてθ_３においては電流を全
く受けない。周期θ_４においては負荷１３は
HORの最初の半サイクルの一部分の期間中そし
てまた周期θ_５においては最初の負の半サイクル
中に電流−Ｉを受ける。このようにしてPRにお
いては信号INFおよびHORは同相になり、MCに
おいてはクロツク信号はINFの２進コードの制御
下で他の位相にされる。

しかしながら周期θ_５においてはスイツチン
グ・トランジスタＴ２を介してＢ２がHORに加
算されるので、負荷１３に接続された給電導体は
回路点１１において＋１ステツプだけ高くなる。
このことはHORの立ち上り縁が終つてSPが＋１
にセツトされると直ちに行われる。その場合INF
の立ち上り縁が出現した時には正の半サイクルの
残りの期間中HORによる駆動でさらに＋１ステ
ツプが加えられ、電流は負荷１３を介して＋２へ
と流れる。負荷におけるこのような作用によつて
上に述べた補償がなされる。

【図面の簡単な説明】

第１図ないし第３図は従来の位相差検出器を説
明する図、第４図は本発明による制御回路を備え
た電気的要素を作動するための装置全体の構成を
略示するブロツク・ダイヤグラム、第５図は本発
明による装置において波形の位相を比較するため
の回路に用いられる双安定フリツプ・フロツプを
略示する図、第６図は双安定フリツプ・フロツプ
の動作を説明するための信号波形図、第７図は第
４図の装置において第５図および第６図に示した
双安定フリツプ・フロツプを用いた位相比較器の
具体例を示し、第８図は第７図の具体例に関連す
る信号波形ならびに位相比較器の出力に発生され
る制御信号を示す信号ダイヤグラムそして第９図
は本発明による装置の実際例を示す回路略図、第
１０図は回路CCの内部構成を概略的に示すブロ
ツク回路図である。 OSC……発振器、HOR……矩形波、CP……位
相比較器、CC，ADD……回路、BB……双安定フ
リツプ・フロツプ、Ｒ……抵抗器、Ｈ１……整形
器、SUB……アナログ減算器、INF……信号、Ｅ
０，Ｅ１，Ｈ０，Ｈ１，HOR，SP……波形、Ｔ
０，Ｔ１，Ｔ４，Ｔ６，Ｔ８……トランジスタ、
１２……回路点、１３……負荷。

Claims (1)

1. 【特許請求の範囲】 １ 可変の衝撃係数を有しかつデータ媒体から読
   み取られる、コード化された非周期的なデータ信
   号から、一定の衝撃係数を有する周期的なクロツ
   ク信号を引き出し、そして前記コード化された非
   周期的なデータ信号のサンプリングをそれ自身の
   前記クロツク信号によつて行うようにするため
   に、位相比較器と、発振器の周波数および位相を
   制御するための制御回路と、前記クロツク信号を
   引き出すための周波数分割器とを直列接続して備
   え、前記位相比較器は、前記周波数分割器からの
   前記クロツク信号と、前記非周期的なデータ信号
   とを受けるようにした位相比較装置において、 前記位相比較器は、前記クロツク信号HORお
   よび前記コード化されたデータ信号INFをそれぞ
   れ受ける、アンド・ゲート回路によつて構成され
   た第１および第２の入力端子と、２つの相補的な
   論理信号、すなわち信号Ｂ１およびその補数の信
   号１を引き出す２つの相補的な出力端子とを有
   する第１の双安定フリツプ・フロツプを有し、 前記発振器の周波数および位相を制御するため
   の前記制御回路は、直列接続された減算器および
   加算手段を含み、前記減算器は、第１および第２
   の入力端子に、前記第１の双安定フリツプ・フロ
   ツプの前記２つの出力端子によつて引き出された
   前記２つの相補的な信号を受け、そして前記２つ
   の相補的論理信号Ｂ１および１を受けると共に
   第１の信号Ｂ１と同じ形態を有して次に反転され
   る第１のアナログ電流Ｉ_B1を引き出す第１のアナ
   ログ・ゲート回路を有し、また論理クロツク信号
   HORおよびその補数の信号を受けかつ信号
   HORと同じ形態を有する第２のアナログ電流Ｉ_{H
   ＯＲ}を引き出す第２のアナログ・ゲート回路を有
   し、 前記第１のアナログ電流の反転された電流およ
   び前記第２のアナログ電流は、前記減算器の同じ
   出力に送られて、Ｉ_HORおよびＩ_B1の間の差に等
   しい第３のアナログ電流を引き出し、 前記減算器の出力は前記加算手段の第１の入力
   に接続され、該加算手段は、第２の双安定フリツ
   プ・フロツプの２つの相補的な出力に引き出され
   る２つの相補的な論理信号、すなわちＢ２および
   その補数の信号２を受ける第３のアナログ・ゲ
   ート回路を有し、前記第２の双安定フリツプ・フ
   ロツプはアンド・ゲート回路によつて構成される
   第１および第２の入力端子を有し、前記第２の双
   安定フリツプ・フロツプの前記第１の入力端子は
   前記クロツク信号を受けると共に前記第１の双安
   定フリツプ・フロツプの第１の出力端子によつて
   制御され、前記第２の双安定フリツプ・フロツプ
   の前記第２の入力端子は前記相補的なクロツク信
   号を受け、 前記第３のアナログ・ゲート回路は信号Ｂ２と
   同じ形態を有した第４のアナログ電流Ｉ_B2を引き
   出し、前記第３および第４のアナログ電流は前記
   加算手段の同じ出力に送られ、該加算手段は次に
   前記第３および第４のアナログ電流の合計に等し
   い電流を引き出す、 ようにしたことを特徴とする位相比較装置。