JPH01194043A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPH01194043A JPH01194043A JP63018828A JP1882888A JPH01194043A JP H01194043 A JPH01194043 A JP H01194043A JP 63018828 A JP63018828 A JP 63018828A JP 1882888 A JP1882888 A JP 1882888A JP H01194043 A JPH01194043 A JP H01194043A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processing
- instruction queue
- tlb
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子計算機の制御方式に関し、特にＴＬＢのミ
スヒツトによる割込みの制御に関するものである。
スヒツトによる割込みの制御に関するものである。
従来、ページング機構を持つ電子計算機では、ＴＬＢの
ミスヒツトが起きると、割込みが発生し、ＴＬＢのミス
ヒツトを起こした命令の位置を記憶し、ＴＬＢのミスヒ
ツト処理を実行する命令の読出しが始まり、命令キュー
に残っていた命令はフラッシュされ、ＴＬＢのミスヒツ
ト処理の命令が命令キューに収納されていた。ＴＬＢの
ミスヒツト処理の終了後は元の処理の命令を再び読み出
し命令キューに収納していた。
ミスヒツトが起きると、割込みが発生し、ＴＬＢのミス
ヒツトを起こした命令の位置を記憶し、ＴＬＢのミスヒ
ツト処理を実行する命令の読出しが始まり、命令キュー
に残っていた命令はフラッシュされ、ＴＬＢのミスヒツ
ト処理の命令が命令キューに収納されていた。ＴＬＢの
ミスヒツト処理の終了後は元の処理の命令を再び読み出
し命令キューに収納していた。
上述した従来の電子計算機の制御方式は、ＴＬＢのミス
ヒツトによる割込みが発生すると、命令キューをフラッ
シュしなくてはならず、通常の処理に戻るときに、フラ
ッシュした命令を再度読み出さなくてはならないという
欠点があった。
ヒツトによる割込みが発生すると、命令キューをフラッ
シュしなくてはならず、通常の処理に戻るときに、フラ
ッシュした命令を再度読み出さなくてはならないという
欠点があった。
このような欠点を除去するために本発明は、ページング
方式でメモリを管理する電子計算機において、ＴＬＢの
ミスヒツトの処理をするために読み出されたミスヒツト
処理命令を解読・実行のために収納しておく第１の命令
キューと、ミスヒツト処理命令以外の通常の処理をする
ための命令を収納しておく第２の命令キューと、第１と
第２の命令キューについての命令の収納およびデコーダ
への命令の転送を制御する制御手段とを備え、制御手段
により通常の処理と割込み処理とで異なる命令キューを
使用するようにしたものである。
方式でメモリを管理する電子計算機において、ＴＬＢの
ミスヒツトの処理をするために読み出されたミスヒツト
処理命令を解読・実行のために収納しておく第１の命令
キューと、ミスヒツト処理命令以外の通常の処理をする
ための命令を収納しておく第２の命令キューと、第１と
第２の命令キューについての命令の収納およびデコーダ
への命令の転送を制御する制御手段とを備え、制御手段
により通常の処理と割込み処理とで異なる命令キューを
使用するようにしたものである。
本発明による電子計算機においては、ＴＬＢのミスヒツ
ト処理において、命令キューをフラッシュしたり、−度
読み出した命令を再度読み出したりすることがなくなる
。
ト処理において、命令キューをフラッシュしたり、−度
読み出した命令を再度読み出したりすることがなくなる
。
図は、本発明に係わる電子計算機の一実施例を示す系統
図である。図において、１は第２の命令キュー、２は第
１の命令キュー、３は命令読出し機構、４は命令バス、
５はマルチプレクサ、６はデコーダ、７は制御手段とし
ての命令キュー制御機構、８はＴＬＢである。
図である。図において、１は第２の命令キュー、２は第
１の命令キュー、３は命令読出し機構、４は命令バス、
５はマルチプレクサ、６はデコーダ、７は制御手段とし
ての命令キュー制御機構、８はＴＬＢである。
通常の処理中は、命令読出し機構３から命令バス４を介
して命令が送られてくると、命令キュー制御機構７から
第２の命令キュー１にエンキュー信号ａｌが送られ、命
令は命令キュー１に収納される。マルチプレクサ５へは
命令キュー制御機構７から選択信号すとして「０」が送
られ、命令キュー１の命令がデコーダ６に送られる。
して命令が送られてくると、命令キュー制御機構７から
第２の命令キュー１にエンキュー信号ａｌが送られ、命
令は命令キュー１に収納される。マルチプレクサ５へは
命令キュー制御機構７から選択信号すとして「０」が送
られ、命令キュー１の命令がデコーダ６に送られる。
通常の処理中にＴＬＢ８でミスヒツトが起きると、割込
み信号Ｃが命令読出し機構３と命令キュー制御機構７に
送られる。命令読出し機構３ではＴＬＢ８のミスヒツト
処理の命令が読み出され、命令キュー制御機構７から第
１の命令キュー２にエンキュー信号ａ２が送られ、命令
バス４上の命令が命令キュー２に収納される。マルチプ
レクサ５へは命令キュー制御機構７から選択信号すとし
て「１」が送られ、命令キュー２の命令がデコーダ６に
送られる。このとき、第２の命令キュー１の状態はその
まま保持される。
み信号Ｃが命令読出し機構３と命令キュー制御機構７に
送られる。命令読出し機構３ではＴＬＢ８のミスヒツト
処理の命令が読み出され、命令キュー制御機構７から第
１の命令キュー２にエンキュー信号ａ２が送られ、命令
バス４上の命令が命令キュー２に収納される。マルチプ
レクサ５へは命令キュー制御機構７から選択信号すとし
て「１」が送られ、命令キュー２の命令がデコーダ６に
送られる。このとき、第２の命令キュー１の状態はその
まま保持される。
ＴＬＢ８のミスヒツト処理の最後の命令がデコーダ６に
送られると、デコーダ６から割込み終了信号ｄが命令読
出し機構３と命令キュー制御機構７に送られる。選択信
号すは「０」になり、再び命令キュー１の命令がデコー
ダ６に送られるようになる。命令続出し機構３では、割
込み以前に読み出して命令キュー１に送られた命令の続
きである通常の処理の命令が読み出され、命令キュー１
に収納される。
送られると、デコーダ６から割込み終了信号ｄが命令読
出し機構３と命令キュー制御機構７に送られる。選択信
号すは「０」になり、再び命令キュー１の命令がデコー
ダ６に送られるようになる。命令続出し機構３では、割
込み以前に読み出して命令キュー１に送られた命令の続
きである通常の処理の命令が読み出され、命令キュー１
に収納される。
以上説明したように本発明による電子計算機は、命令キ
ューを２つ持ち、１つを通常の処理に、もう１つをＴＬ
Ｂのミスヒツト処理に用いるようにしたことにより、Ｔ
ＬＢのミスヒット処理を、命令キューをフランシュした
り、−度読み出した命令を再度読み出したりすることな
く、高速に行なうことができる効果がある。
ューを２つ持ち、１つを通常の処理に、もう１つをＴＬ
Ｂのミスヒツト処理に用いるようにしたことにより、Ｔ
ＬＢのミスヒット処理を、命令キューをフランシュした
り、−度読み出した命令を再度読み出したりすることな
く、高速に行なうことができる効果がある。
図は本発明に係わる電子計算機の一実施例を示す系統図
である。 １・・・第２の命令キュー、２・・・第１の命令キュー
、３・・・命令読出し機構、４・・・命令バス、５・・
・マルチプレクサ、６・・・デコーダ、７・・・命令キ
ュー制御機構、８・・・ＴＬＢ。 特許出願人 日本電気株式会社
である。 １・・・第２の命令キュー、２・・・第１の命令キュー
、３・・・命令読出し機構、４・・・命令バス、５・・
・マルチプレクサ、６・・・デコーダ、７・・・命令キ
ュー制御機構、８・・・ＴＬＢ。 特許出願人 日本電気株式会社
Claims (1)
- ページング方式でメモリを管理する電子計算機におい
て、ＴＬＢのミスヒットの処理をするために読み出され
たミスヒット処理命令を解読・実行のために収納してお
く第１の命令キューと、前記ミスヒット処理命令以外の
通常の処理をするための命令を収納しておく第２の命令
キューと、第１と第２の命令キューについての命令の収
納およびデコーダへの命令の転送を制御する制御手段と
を備え、前記制御手段は通常の処理と割込み処理とで異
なる命令キューを使用するように制御することを特徴と
する電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018828A JPH01194043A (ja) | 1988-01-29 | 1988-01-29 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018828A JPH01194043A (ja) | 1988-01-29 | 1988-01-29 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01194043A true JPH01194043A (ja) | 1989-08-04 |
Family
ID=11982423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018828A Pending JPH01194043A (ja) | 1988-01-29 | 1988-01-29 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01194043A (ja) |
-
1988
- 1988-01-29 JP JP63018828A patent/JPH01194043A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6023738A (en) | Method and apparatus for accelerating the transfer of graphical images | |
| JP2545482B2 (ja) | インタ―フェイス装置の転送パラメ―タ設定方法 | |
| JPH0836877A (ja) | キュー装置 | |
| EP1115060A2 (en) | Device and method for performing high-speed low overhead context switch | |
| JPH0827707B2 (ja) | Ｆｉｆｏバッファの制御装置及び制御方法並びにデータ転送を制御する装置 | |
| JPS6252655A (ja) | 共用割込みシステム | |
| JPH01237864A (ja) | Ｄｍａ転送制御装置 | |
| JPH06103494B2 (ja) | ベクトル処理装置の制御方式 | |
| WO2001038970A2 (en) | Buffer memories, methods and systems for buffering having seperate buffer memories for each of a plurality of tasks | |
| WO2007063858A1 (ja) | バッファ制御装置およびバッファメモリ | |
| JPH06309230A (ja) | バススヌ−プ方法 | |
| JPH01194043A (ja) | 電子計算機 | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| JPS61217834A (ja) | デ−タ処理装置 | |
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JPS58205258A (ja) | デ−タ処理装置 | |
| JP3900660B2 (ja) | シーケンスコントローラ | |
| JPS62251943A (ja) | チヤネル装置のメモリアドレス制御方式 | |
| JP2734581B2 (ja) | 入出力制御装置の制御方式 | |
| JPH0486923A (ja) | タスク管理制御方式 | |
| JPH1055303A (ja) | メモリシステム | |
| JPS61156454A (ja) | デ−タ転送制御装置 | |
| JPS63155254A (ja) | 情報処理装置 | |
| JPH02173828A (ja) | 割込み処理方式 | |
| JPS63178335A (ja) | マイクロプロセツサ |