JPH01194581A - Video signal processor - Google Patents
Video signal processorInfo
- Publication number
- JPH01194581A JPH01194581A JP63016894A JP1689488A JPH01194581A JP H01194581 A JPH01194581 A JP H01194581A JP 63016894 A JP63016894 A JP 63016894A JP 1689488 A JP1689488 A JP 1689488A JP H01194581 A JPH01194581 A JP H01194581A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- dither
- coefficient
- dither pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビデオ信号のノイズ低減や、所定の特殊効果
の付与を行うビデオ信号処理装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video signal processing device that reduces noise in a video signal and adds predetermined special effects.
銀塩カメラでは、高速シャッタにより動物体を静止させ
たり、低速シャッタにより動物体に残像を残すという特
殊効果、特殊撮影が知られている。Silver halide cameras are known for special effects and special photography, such as keeping an object still by using a high-speed shutter and leaving an afterimage on the object by using a low-speed shutter.
これに対し、ビデオ・カメラでは、撮像素子の電荷蓄積
時間を短くする高速シャッタ機能は既に実現されている
ものの、低速シャンク機能は未だ実現されていない。し
かし、フィールド相関を利用した巡回型ノイズ低減回路
の係数を変化させることにより、所定の残像効果を付与
しうろことが公知である。On the other hand, in video cameras, a high-speed shutter function that shortens the charge accumulation time of an image sensor has already been realized, but a low-speed shank function has not yet been realized. However, it is known that a predetermined afterimage effect can be imparted by changing the coefficients of a cyclic noise reduction circuit that utilizes field correlation.
第2図は、従来公知のフィールド巡回型ノイズ低減回路
の構成ブロック図を示す。入力ビデオ信号はA/D変換
器10によりディジタル信号に変換され、減算器12で
、フィールド・メモリ14から供給される1フイ一ルド
期間前のビデオ信号との差分がとられる。減算器12の
出力する差分信号は係数乗算器16に印力pされ、係数
Aを乗算される。加算器18は、係数乗算器16の出力
に、フィールド・メモリ14からの1フィールド期間前
の信号を加算し、当該加算器18の出力は、D/A変換
器20及びフィールド・メモリ14に印加される。フィ
ールド・メモリ14は上述の如(,1フイ一ルド期間の
遅延素子として機能し、また、D/A変換器20は、デ
ィジタル・ビデオ信号をアナログ信号に戻す。D/A変
換器20の出力が、ノイズ低減出力になる。FIG. 2 shows a block diagram of a conventional field cyclic noise reduction circuit. The input video signal is converted into a digital signal by an A/D converter 10, and a subtracter 12 calculates the difference between the input video signal and the video signal supplied from the field memory 14 one field period before. The difference signal output from the subtracter 12 is applied to a coefficient multiplier 16, where it is multiplied by a coefficient A. The adder 18 adds the signal from the field memory 14 one field period ago to the output of the coefficient multiplier 16, and the output of the adder 18 is applied to the D/A converter 20 and the field memory 14. be done. The field memory 14 functions as a delay element for one field period as described above, and the D/A converter 20 converts the digital video signal back into an analog signal. becomes a noise reduction output.
第2図の回路において、係数乗算器16の係数Aを適宜
に設定することにより、フィールド相関の無いノイズ成
分の低減や、動物体に残像を与える等が実現できる。In the circuit shown in FIG. 2, by appropriately setting the coefficient A of the coefficient multiplier 16, it is possible to reduce noise components having no field correlation and to give an afterimage to a moving object.
しかし、従来のこの種の回路には以下の問題点がある。 However, this type of conventional circuit has the following problems.
即ち、第2図の係数乗算器16は、具体的にはビット・
シフト操作により入力を2” (n≧1)で割るとい
う演算を行うが、ビット・シフトによる除算は小数点以
下を切り捨てることになるので、例えば残像効果を大き
くするためにn=5として25で入力信号を割ると、フ
ィールド間で32レベル未満のレベル変化では、−向に
画面が変化しないという問題点が生じる。従って、係数
Aを調節するのにも制限があった。Specifically, the coefficient multiplier 16 in FIG.
The shift operation performs the operation of dividing the input by 2" (n ≥ 1), but division by bit shift discards the decimal parts, so for example, to increase the afterimage effect, input 25 with n = 5. When the signal is divided, a problem arises in that the screen does not change in the negative direction if the level changes between fields by less than 32 levels.Therefore, there are also restrictions on adjusting the coefficient A.
また、通常の動き適応型ノイズ低減回路では、係数乗算
器16の入力が所定値より小さいときに、係数Aを殆ど
「0」にするが、このような場合にも、小さなレベル変
化では一向に画面が変化しないという問題点がある。Further, in a normal motion adaptive noise reduction circuit, when the input of the coefficient multiplier 16 is smaller than a predetermined value, the coefficient A is set to almost "0", but even in such a case, the screen does not change at all with a small level change. The problem is that it does not change.
そこで、本発明は、このような問題点を解決し、小さな
レベル変化に対しても応答し、且つ適切な残像効果やノ
イズ低減効果を与えうるビデオ信号処理装置を提示する
ことを目的とする。SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a video signal processing device that can solve these problems, respond to even small level changes, and provide appropriate afterimage effects and noise reduction effects.
本発明に係るビデオ信号処理装置は、入力ビデオ信号と
当該入力ビデオ信号に対して所定期間前のビデオ信号と
の差分信号を算出する減算手段と、当該差分信号に所定
の演算を施す演算手段と、その演算結果を入力ビデオ信
号又は当該所定期間前のビデオ信号に加算して出力する
加算手段と、当該加算手段の出力を前記所定期間遅延す
る遅延手段と、ディザ・パターンを発生するディザ発生
手段とを具備し、当該演算手段から当該遅延手段に至る
信号に当該ディザ発生手段からのディザ・パターンを加
算することを特徴とする。A video signal processing device according to the present invention includes: a subtraction unit that calculates a difference signal between an input video signal and a video signal obtained a predetermined period before the input video signal; and a calculation unit that performs a predetermined calculation on the difference signal. , an addition means for adding the calculation result to the input video signal or a video signal before the predetermined period and outputting the result, a delay means for delaying the output of the addition means for the predetermined period, and a dither generation means for generating a dither pattern. The dither pattern from the dither generating means is added to the signal from the calculating means to the delay means.
当該差分信号に所定係数を乗算した結果の信号に当該デ
ィザ発生手段からのディザ・パターンを加算することに
より、仮に当該差分信号が小さな値であっても、確実に
演算結果を変化させうる。By adding the dither pattern from the dither generating means to the signal resulting from multiplying the difference signal by a predetermined coefficient, the calculation result can be reliably changed even if the difference signal is a small value.
従って、上記所定期間の間で小さな画面変化しかなくて
も、確実に画面が変化することになる。Therefore, even if there is only a small screen change during the predetermined period, the screen will certainly change.
以下、図面を参照して本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail with reference to the drawings.
第1図は、本発明の一実施例の構成ブロック図を示す。FIG. 1 shows a configuration block diagram of an embodiment of the present invention.
第2図と同じ構成要素には同じ符号を付しである。30
は係数乗算器16に代わる係数乗算器であり、制御回路
32からの制御信号に応じて係数Aを変えることができ
る。36は1.制御回路32からの指示により、0≦α
く1のディザ・パターンを発生するディザ発生器である
。加算器38は、係数乗算器30の出力にディザ発生器
36からのディザ・パターンを加算し、その加算結果を
加算器18に印加する。加算器18以降は、上記従来例
で説明したのと同じである。The same components as in FIG. 2 are given the same reference numerals. 30
is a coefficient multiplier that replaces the coefficient multiplier 16, and can change the coefficient A according to a control signal from the control circuit 32. 36 is 1. According to instructions from the control circuit 32, 0≦α
This is a dither generator that generates one dither pattern. Adder 38 adds the dither pattern from dither generator 36 to the output of coefficient multiplier 30 and applies the addition result to adder 18 . The components after the adder 18 are the same as those described in the conventional example.
次に、係数乗算器30の理想的な入出力特性及び特殊効
果の一例を、第3図を参照して説明する。Next, an example of ideal input/output characteristics and special effects of the coefficient multiplier 30 will be explained with reference to FIG.
撮影時の照度が充分高いときには、S/Nに関して問題
は無く、従って、係数乗算器30の係数Aを1にし、デ
ィザ発生器36からはディザ・パターンを発生させない
。このとき、入力ビデオ信号と1フイールド前のビデオ
信号との差分(減算器12の出力)がそのまま1フイー
ルド前のビデオ信号に加算される、即ち単に通過(スル
ー)するのみになる。When the illuminance at the time of photographing is sufficiently high, there is no problem with S/N, and therefore the coefficient A of the coefficient multiplier 30 is set to 1, and the dither generator 36 does not generate a dither pattern. At this time, the difference between the input video signal and the video signal one field before (the output of the subtracter 12) is directly added to the video signal one field before, that is, it simply passes through.
成る程度照度が低い場合には、制御回路32により係数
Aを1/2にし、ディザ発生器36から0≦αく1のデ
ィザ・パターンを発生させる。この場合には、係数乗算
器30の出力が1/2になり、残像を残さない範囲でノ
イズを低減できる。When the illuminance is sufficiently low, the control circuit 32 reduces the coefficient A to 1/2, and the dither generator 36 generates a dither pattern of 0≦α and 1. In this case, the output of the coefficient multiplier 30 becomes 1/2, and noise can be reduced to the extent that no afterimage remains.
また、加算器38で上記ディザ・パターンを加算するこ
とにより、小さなレベル変化でも確実に画面が書き換え
られるようになる。Furthermore, by adding the dither pattern in the adder 38, the screen can be rewritten reliably even with a small level change.
尾を引くような残像を与えたい場合には、例えばA=
1/16程度に小さくし、ディザ発生器36からO≦α
〈1のディザ・パターンを発生させる。この場合には、
ノイズ低減効果が大きく、且つ動き部分については被写
体の移動に伴い尾を引くような残像が生じる。また、デ
ィザ・パターンの加算により、多少時間はかかるが、確
実に画面が変化するようになる。If you want to give a trailing afterimage, for example, A=
The size is reduced to about 1/16, and O≦α is set by the dither generator 36.
<Generate a dither pattern of 1. In this case,
The noise reduction effect is large, and in moving parts, trailing afterimages occur as the subject moves. Furthermore, although it takes some time to add the dither pattern, the screen changes reliably.
動き部分を消去してしまいたい場合には、係数A=1/
64と小さくし、ディザ発生器36から0≦αく1のデ
ィザ・パターンを発生させる。この場合には、係数乗算
器30により、動き部分の信号が1/64になるので、
動き部分は画面に現れず、ノイズの大幅に低減された静
止画が出力されることになる。この場合、ディザ・パタ
ーンの加算により、緩やかに画面が変化する。If you want to erase the moving part, use the coefficient A=1/
64, and a dither pattern of 0≦α×1 is generated from the dither generator 36. In this case, the coefficient multiplier 30 reduces the signal of the moving part to 1/64, so
No moving parts appear on the screen, and a still image with significantly reduced noise is output. In this case, the screen changes gradually by adding the dither pattern.
また、係数乗算器の係数Aの値を、第4図に示すように
、入力信号のレベルに応じて適応的に切り換えるように
した演算回路を有する動き適応型ノイズ低減回路におい
ても、闇値以下の入力に対しては係数乗算器の出力にデ
ィザ・パターンを加算することにより、小レベルの変動
であっても確実に追従させうる。尚、この場合には、係
数乗算器としてROMテーブルを用いるのが便利である
。Furthermore, even in a motion adaptive noise reduction circuit having an arithmetic circuit that adaptively switches the value of the coefficient A of the coefficient multiplier according to the level of the input signal, as shown in FIG. By adding a dither pattern to the output of the coefficient multiplier for the input, even small level fluctuations can be reliably tracked. In this case, it is convenient to use a ROM table as a coefficient multiplier.
尚、第1図の実施例においてディザ・パターンの加算器
38は、係数乗算器30と加算器18との間に設けてい
るが、加算器18とフィールド・メモリ14との間に設
けても同様の効果が得られる。In the embodiment shown in FIG. 1, the dither pattern adder 38 is provided between the coefficient multiplier 30 and the adder 18, but it may also be provided between the adder 18 and the field memory 14. A similar effect can be obtained.
第5図は本発明の他の実施例としてのノイズ低減回路の
構成ブロック図である。A/D変換器10でディジタル
化された入力ビデオ信号と、フィールド・メモリ54で
1フイ一ルド期間遅延されたビデオ信号とは、減算器5
2に入力され、差分信号を得る。この差分信号はリミッ
タ44を介して係数乗算器46に入力される。即ち、リ
ミッタ44の闇値以下の小さなレベルの信号は殆どノイ
ズであるとして、A/D変換器10の出力する信号から
減算する。係数乗算器46で乗算する係数にの値は1に
近い程ノイズ低減効果が高いが、K=1になるとリミッ
タの闇値以下のレベル変化に対しては画像の動きに応答
しなくなってしまう。FIG. 5 is a block diagram of a noise reduction circuit according to another embodiment of the present invention. The input video signal digitized by the A/D converter 10 and the video signal delayed by one field period in the field memory 54 are processed by a subtracter 5.
2 to obtain a differential signal. This difference signal is input to a coefficient multiplier 46 via a limiter 44. That is, a signal with a small level below the dark value of the limiter 44 is considered to be mostly noise, and is subtracted from the signal output from the A/D converter 10. The closer the value of the coefficient multiplied by the coefficient multiplier 46 is to 1, the higher the noise reduction effect is, but when K=1, the limiter becomes unresponsive to image movement for level changes below the darkness value.
そこで、Kを15/16程度に設定するのが一般的であ
る。しかしこの場合も、差分信号のレベルが極めて小さ
いと、係数Kを1とした場合と同一の演算結果になって
しまう。Therefore, it is common to set K to about 15/16. However, in this case as well, if the level of the difference signal is extremely small, the calculation result will be the same as when the coefficient K is set to 1.
そこで、本実施例では、係数乗算器46の出力にディザ
発生器48が発生するディザ・パターンを加算器50で
加算することにより、小さなレベル変動による画像の動
きにも追従することが可能になる。Therefore, in this embodiment, by adding the dither pattern generated by the dither generator 48 to the output of the coefficient multiplier 46 using the adder 50, it becomes possible to follow image movements caused by small level fluctuations. .
尚、第5図の実施例においてディザ・パターンを加算器
52の出力に加算しても同様の効果が得られるのは勿論
である。It goes without saying that the same effect can be obtained even if the dither pattern is added to the output of the adder 52 in the embodiment of FIG.
以上の説明から容易に理解できるように、本発明によれ
ば、僅かの回路素子を付加するだけで、小さなレベル変
動に対しても応答できる各種の特殊効果や、残像を残さ
ずにノイズ成分の除去を実現できる。As can be easily understood from the above explanation, according to the present invention, by adding only a few circuit elements, various special effects can be created that can respond to even small level fluctuations, and noise components can be suppressed without leaving an afterimage. removal can be achieved.
第1図は本発明の実施例の構成ブロック図、第2図は従
来例の構成ブロック図、第3図及び第4図は本発明の実
施例の動作説明図、第5図は本発明の別の実施例の構成
ブロック図である。FIG. 1 is a block diagram of the configuration of the embodiment of the present invention, FIG. 2 is a block diagram of the configuration of the conventional example, FIGS. 3 and 4 are explanatory diagrams of the operation of the embodiment of the present invention, and FIG. FIG. 3 is a configuration block diagram of another embodiment.
Claims (1)
前のビデオ信号との差分信号を算出する減算手段と、当
該差分信号に所定の演算を施す演算手段と、その演算結
果を入力ビデオ信号又は当該所定期間前のビデオ信号に
加算して出力する加算手段と、当該加算手段の出力を前
記所定期間遅延する遅延手段と、ディザ・パターンを発
生するディザ発生手段とを具備し、当該演算手段から当
該遅延手段に至る信号に当該ディザ発生手段からのディ
ザ・パターンを加算することを特徴とするビデオ信号処
理装置。subtraction means for calculating a difference signal between an input video signal and a video signal obtained a predetermined period before the input video signal; a calculation means for performing a predetermined operation on the difference signal; It is equipped with an adding means for adding and outputting a video signal of a predetermined period before, a delay means for delaying the output of the adding means for the predetermined period, and a dither generating means for generating a dither pattern, A video signal processing device characterized in that a dither pattern from the dither generating means is added to a signal reaching the delay means.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016894A JP2596036B2 (en) | 1988-01-29 | 1988-01-29 | Video signal processing device |
| US07/300,818 US5043815A (en) | 1988-01-29 | 1989-01-23 | Video signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016894A JP2596036B2 (en) | 1988-01-29 | 1988-01-29 | Video signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194581A true JPH01194581A (en) | 1989-08-04 |
| JP2596036B2 JP2596036B2 (en) | 1997-04-02 |
Family
ID=11928862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016894A Expired - Fee Related JP2596036B2 (en) | 1988-01-29 | 1988-01-29 | Video signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596036B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013229841A (en) * | 2012-03-26 | 2013-11-07 | Panasonic Corp | Noise removal device |
-
1988
- 1988-01-29 JP JP63016894A patent/JP2596036B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013229841A (en) * | 2012-03-26 | 2013-11-07 | Panasonic Corp | Noise removal device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2596036B2 (en) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7454131B2 (en) | Image sensing apparatus with camera shake correction function | |
| EP0566412B1 (en) | Noise reduction device | |
| US20060140604A1 (en) | Image sensing apparatus with camera shake correction function | |
| JPS63246082A (en) | Gradation control circuit for video signal | |
| KR940017740A (en) | Automatic Image Stabilizer for Camcorders | |
| US5043815A (en) | Video signal processing device | |
| JP2596036B2 (en) | Video signal processing device | |
| JPH07162718A (en) | Cyclic noise reduction device | |
| JP2704624B2 (en) | Imaging device | |
| JP3348499B2 (en) | Cyclic noise reduction device | |
| JPS61177073A (en) | Picture image signal processor | |
| JP2935389B2 (en) | Video signal processing device and nonlinear signal processing device | |
| JPS6346881A (en) | Digital outline correcting circuit | |
| JP3699171B2 (en) | Electronic zoom processing apparatus and electronic zoom processing method | |
| JP3289311B2 (en) | Noise reduction device | |
| JP2008136113A (en) | Image processor, imaging apparatus and image processing method | |
| JPH0442669A (en) | Noise reduction device | |
| JPH10243290A (en) | Video camera | |
| JP3079612B2 (en) | Video data processing apparatus and video data processing method | |
| JPH03198488A (en) | Motion vector detector and picture oscillation corrector | |
| JPH08116482A (en) | Imaging device | |
| JPH05207337A (en) | Adaptive noise removing filter | |
| JP2699335B2 (en) | Image enhancer | |
| JPH0445330Y2 (en) | ||
| JPS62136175A (en) | noise reduction device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |