JPH01194581A - ビデオ信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビデオ信号のノイズ低減や、所定の特殊効果
の付与を行うビデオ信号処理装置に関する。

〔従来の技術〕

銀塩カメラでは、高速シャッタにより動物体を静止させ
たり、低速シャッタにより動物体に残像を残すという特
殊効果、特殊撮影が知られている。

これに対し、ビデオ・カメラでは、撮像素子の電荷蓄積
時間を短くする高速シャッタ機能は既に実現されている
ものの、低速シャンク機能は未だ実現されていない。し
かし、フィールド相関を利用した巡回型ノイズ低減回路
の係数を変化させることにより、所定の残像効果を付与
しうろことが公知である。

第２図は、従来公知のフィールド巡回型ノイズ低減回路
の構成ブロック図を示す。入力ビデオ信号はＡ／Ｄ変換
器１０によりディジタル信号に変換され、減算器１２で
、フィールド・メモリ１４から供給される１フイ一ルド
期間前のビデオ信号との差分がとられる。減算器１２の
出力する差分信号は係数乗算器１６に印力ｐされ、係数
Ａを乗算される。加算器１８は、係数乗算器１６の出力
に、フィールド・メモリ１４からの１フィールド期間前
の信号を加算し、当該加算器１８の出力は、Ｄ／Ａ変換
器２０及びフィールド・メモリ１４に印加される。フィ
ールド・メモリ１４は上述の如（，１フイ一ルド期間の
遅延素子として機能し、また、Ｄ／Ａ変換器２０は、デ
ィジタル・ビデオ信号をアナログ信号に戻す。Ｄ／Ａ変
換器２０の出力が、ノイズ低減出力になる。

第２図の回路において、係数乗算器１６の係数Ａを適宜
に設定することにより、フィールド相関の無いノイズ成
分の低減や、動物体に残像を与える等が実現できる。

〔発明が解決しようとする課題〕

しかし、従来のこの種の回路には以下の問題点がある。

即ち、第２図の係数乗算器１６は、具体的にはビット・
シフト操作により入力を２”　　（ｎ≧１）で割るとい
う演算を行うが、ビット・シフトによる除算は小数点以
下を切り捨てることになるので、例えば残像効果を大き
くするためにｎ＝５として２５で入力信号を割ると、フ
ィールド間で３２レベル未満のレベル変化では、−向に
画面が変化しないという問題点が生じる。従って、係数
Ａを調節するのにも制限があった。

また、通常の動き適応型ノイズ低減回路では、係数乗算
器１６の入力が所定値より小さいときに、係数Ａを殆ど
「０」にするが、このような場合にも、小さなレベル変
化では一向に画面が変化しないという問題点がある。

そこで、本発明は、このような問題点を解決し、小さな
レベル変化に対しても応答し、且つ適切な残像効果やノ
イズ低減効果を与えうるビデオ信号処理装置を提示する
ことを目的とする。

〔課題を解決するための手段〕

本発明に係るビデオ信号処理装置は、入力ビデオ信号と
当該入力ビデオ信号に対して所定期間前のビデオ信号と
の差分信号を算出する減算手段と、当該差分信号に所定
の演算を施す演算手段と、その演算結果を入力ビデオ信
号又は当該所定期間前のビデオ信号に加算して出力する
加算手段と、当該加算手段の出力を前記所定期間遅延す
る遅延手段と、ディザ・パターンを発生するディザ発生
手段とを具備し、当該演算手段から当該遅延手段に至る
信号に当該ディザ発生手段からのディザ・パターンを加
算することを特徴とする。

〔作用〕

当該差分信号に所定係数を乗算した結果の信号に当該デ
ィザ発生手段からのディザ・パターンを加算することに
より、仮に当該差分信号が小さな値であっても、確実に
演算結果を変化させうる。

従って、上記所定期間の間で小さな画面変化しかなくて
も、確実に画面が変化することになる。

〔実施例〕

以下、図面を参照して本発明の詳細な説明する。

第１図は、本発明の一実施例の構成ブロック図を示す。

第２図と同じ構成要素には同じ符号を付しである。３０
は係数乗算器１６に代わる係数乗算器であり、制御回路
３２からの制御信号に応じて係数Ａを変えることができ
る。３６は１．制御回路３２からの指示により、０≦α
く１のディザ・パターンを発生するディザ発生器である
。加算器３８は、係数乗算器３０の出力にディザ発生器
３６からのディザ・パターンを加算し、その加算結果を
加算器１８に印加する。加算器１８以降は、上記従来例
で説明したのと同じである。

次に、係数乗算器３０の理想的な入出力特性及び特殊効
果の一例を、第３図を参照して説明する。

撮影時の照度が充分高いときには、Ｓ／Ｎに関して問題
は無く、従って、係数乗算器３０の係数Ａを１にし、デ
ィザ発生器３６からはディザ・パターンを発生させない
。このとき、入力ビデオ信号と１フイールド前のビデオ
信号との差分（減算器１２の出力）がそのまま１フイー
ルド前のビデオ信号に加算される、即ち単に通過（スル
ー）するのみになる。

成る程度照度が低い場合には、制御回路３２により係数
Ａを１／２にし、ディザ発生器３６から０≦αく１のデ
ィザ・パターンを発生させる。この場合には、係数乗算
器３０の出力が１／２になり、残像を残さない範囲でノ
イズを低減できる。

また、加算器３８で上記ディザ・パターンを加算するこ
とにより、小さなレベル変化でも確実に画面が書き換え
られるようになる。

尾を引くような残像を与えたい場合には、例えばＡ＝　
１／１６程度に小さくし、ディザ発生器３６からＯ≦α
〈１のディザ・パターンを発生させる。この場合には、
ノイズ低減効果が大きく、且つ動き部分については被写
体の移動に伴い尾を引くような残像が生じる。また、デ
ィザ・パターンの加算により、多少時間はかかるが、確
実に画面が変化するようになる。

動き部分を消去してしまいたい場合には、係数Ａ＝１／
６４と小さくし、ディザ発生器３６から０≦αく１のデ
ィザ・パターンを発生させる。この場合には、係数乗算
器３０により、動き部分の信号が１／６４になるので、
動き部分は画面に現れず、ノイズの大幅に低減された静
止画が出力されることになる。この場合、ディザ・パタ
ーンの加算により、緩やかに画面が変化する。

また、係数乗算器の係数Ａの値を、第４図に示すように
、入力信号のレベルに応じて適応的に切り換えるように
した演算回路を有する動き適応型ノイズ低減回路におい
ても、闇値以下の入力に対しては係数乗算器の出力にデ
ィザ・パターンを加算することにより、小レベルの変動
であっても確実に追従させうる。尚、この場合には、係
数乗算器としてＲＯＭテーブルを用いるのが便利である
。

尚、第１図の実施例においてディザ・パターンの加算器
３８は、係数乗算器３０と加算器１８との間に設けてい
るが、加算器１８とフィールド・メモリ１４との間に設
けても同様の効果が得られる。

第５図は本発明の他の実施例としてのノイズ低減回路の
構成ブロック図である。Ａ／Ｄ変換器１０でディジタル
化された入力ビデオ信号と、フィールド・メモリ５４で
１フイ一ルド期間遅延されたビデオ信号とは、減算器５
２に入力され、差分信号を得る。この差分信号はリミッ
タ４４を介して係数乗算器４６に入力される。即ち、リ
ミッタ４４の闇値以下の小さなレベルの信号は殆どノイ
ズであるとして、Ａ／Ｄ変換器１０の出力する信号から
減算する。係数乗算器４６で乗算する係数にの値は１に
近い程ノイズ低減効果が高いが、Ｋ＝１になるとリミッ
タの闇値以下のレベル変化に対しては画像の動きに応答
しなくなってしまう。

そこで、Ｋを１５／１６程度に設定するのが一般的であ
る。しかしこの場合も、差分信号のレベルが極めて小さ
いと、係数Ｋを１とした場合と同一の演算結果になって
しまう。

そこで、本実施例では、係数乗算器４６の出力にディザ
発生器４８が発生するディザ・パターンを加算器５０で
加算することにより、小さなレベル変動による画像の動
きにも追従することが可能になる。

尚、第５図の実施例においてディザ・パターンを加算器
５２の出力に加算しても同様の効果が得られるのは勿論
である。

〔発明の効果〕

以上の説明から容易に理解できるように、本発明によれ
ば、僅かの回路素子を付加するだけで、小さなレベル変
動に対しても応答できる各種の特殊効果や、残像を残さ
ずにノイズ成分の除去を実現できる。

【図面の簡単な説明】

第１図は本発明の実施例の構成ブロック図、第２図は従
来例の構成ブロック図、第３図及び第４図は本発明の実
施例の動作説明図、第５図は本発明の別の実施例の構成
ブロック図である。

Claims (1)

【特許請求の範囲】
1. 入力ビデオ信号と当該入力ビデオ信号に対して所定期間
   前のビデオ信号との差分信号を算出する減算手段と、当
   該差分信号に所定の演算を施す演算手段と、その演算結
   果を入力ビデオ信号又は当該所定期間前のビデオ信号に
   加算して出力する加算手段と、当該加算手段の出力を前
   記所定期間遅延する遅延手段と、ディザ・パターンを発
   生するディザ発生手段とを具備し、当該演算手段から当
   該遅延手段に至る信号に当該ディザ発生手段からのディ
   ザ・パターンを加算することを特徴とするビデオ信号処
   理装置。