JPH01195538A - Data flow type information processor - Google Patents

Data flow type information processor

Info

Publication number
JPH01195538A
JPH01195538A JP2018588A JP2018588A JPH01195538A JP H01195538 A JPH01195538 A JP H01195538A JP 2018588 A JP2018588 A JP 2018588A JP 2018588 A JP2018588 A JP 2018588A JP H01195538 A JPH01195538 A JP H01195538A
Authority
JP
Japan
Prior art keywords
data
merging
internal
section
branching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018588A
Other languages
Japanese (ja)
Inventor
Toshiya Okamoto
俊弥 岡本
Satoshi Matsumoto
敏 松本
Daisuke Azuma
東 大祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2018588A priority Critical patent/JPH01195538A/en
Priority to US07/301,586 priority patent/US5125097A/en
Publication of JPH01195538A publication Critical patent/JPH01195538A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To avoid the joint of an internal process carried out by an internal processing means and a process moving toward outside from an external processing means by adding the 1st and 2nd joint means and a branch means. CONSTITUTION:In case an internal process is carried out by an information processor A via an internal data buffer 5, a data packet is sent successively to a program memory part 1, a pair data detecting part 2, an arithmetic processing part 3, a branch part 4, the buffer 5 and a joint part 7 respectively. In case the data packet is processed by an external data memory 6 and sent to an information processor C, the data packet is sent to the memory 6 from the part 4 via a joint part 21 and a branch part 22 and then to the processor C from the memory 6 via a joint part 23, a branch part 24, the part 21 and the part 22.

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はデータフロー型情報処理装置に関し、特に外
部記憶装置を備えたデータフロー型情報処理装置に関す
る。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a data flow type information processing apparatus, and more particularly to a data flow type information processing apparatus equipped with an external storage device.

[従来の技術] 第6図は従来のデータフロー型情報処理装置の概略ブロ
ック図であり、第7図は第6図の情報処理装置の各部分
を巡回するデータパケットの構成を示す図である。
[Prior Art] FIG. 6 is a schematic block diagram of a conventional data flow type information processing device, and FIG. 7 is a diagram showing the structure of a data packet circulating through each part of the information processing device of FIG. 6. .

まず、第6図および第7図を参照して従来のデ−タフロ
ー型情報処理装置の構成と概略の動作について説明する
。第7図のデータパケットの行先フィールドには行先情
報が格納され、命令フィールドには命令情報が格納され
、データ1フイールドまたはデータ2フイールドにはオ
ペランドデータが格納される。
First, the configuration and general operation of a conventional data flow type information processing apparatus will be explained with reference to FIGS. 6 and 7. Destination information is stored in the destination field of the data packet in FIG. 7, command information is stored in the command field, and operand data is stored in the data 1 field or data 2 field.

第6図において、プログラム記憶部1は、プログラムメ
モリ(図示せず)を含み、そのプログラムメモリには、
第8図に示すように、行先情報と命令情報とからなるデ
ータフロープログラムが記憶されている。プログラム記
憶部1はデータパケットの行先情報に基づくアドレス指
定によって行先情報および命令情報を読出し、各情報を
データパケットの行先フィールドおよび命令フィールド
に格納して出力する。
In FIG. 6, the program storage unit 1 includes a program memory (not shown), and the program memory includes:
As shown in FIG. 8, a data flow program consisting of destination information and command information is stored. The program storage unit 1 reads destination information and command information by addressing based on the destination information of the data packet, stores each information in the destination field and the command field of the data packet, and outputs the stored information.

対データ検出部2は、プログラム記憶部1から入力され
るデータパケットの待ち合わせを行ない、行先情報が一
致する2つのデータパケットのうち、一方のデータパケ
ットのオペランドデータを他方のデータパケットの所定
のデータフィールドに格納して出力する。なお、このと
き上記一方のデータパケットは消滅する。演算処理部3
は対データ検出部2から入力されるデータパケットの命
令情報を解読し、その2つのオペランドデータに対して
所定の演算処理を施し、その結果をデータパケットのデ
ータフィールドに格納して分岐部4に出力する。
The paired data detection unit 2 waits for data packets input from the program storage unit 1, and converts the operand data of one of the two data packets with matching destination information to predetermined data of the other data packet. Store it in a field and output it. Note that at this time, one of the data packets mentioned above disappears. Arithmetic processing unit 3
decodes the instruction information of the data packet input from the paired data detection unit 2, performs predetermined arithmetic processing on the two operand data, stores the result in the data field of the data packet, and sends it to the branch unit 4. Output.

分岐部4は、データパケットの行先情報に基づいてその
データパケットを内部データバッファ5または外部デー
タメモリ6に出力する。内部データバッファ5または外
部データメモリ6から出力されるデータパケットは合流
部7に与えられ、合流部7はそれらのデータパケットを
先着順にプログラム記憶部1に与える。
Branching unit 4 outputs the data packet to internal data buffer 5 or external data memory 6 based on the destination information of the data packet. Data packets output from the internal data buffer 5 or the external data memory 6 are given to the confluence section 7, and the confluence section 7 supplies these data packets to the program storage section 1 on a first-come, first-served basis.

第6図に示されたデータフロー型情報処理装置において
は、データパケットが、プログラム記憶部1→対データ
検出部2→演算処理部3−分岐部4→内部データバッフ
ァ5または外部データメモリ6→合流部7・・・のよう
に回り続けることにより、プログラム記憶部1に記憶さ
れたプログラムに基づく演算処理が進行する。
In the data flow type information processing device shown in FIG. 6, data packets are stored in a program storage section 1→pair data detection section 2→arithmetic processing section 3-branching section 4→internal data buffer 5 or external data memory 6→ By continuing to rotate as in the merging section 7..., arithmetic processing based on the program stored in the program storage section 1 progresses.

第9図は第6図に示したプログラム記憶部1の”  概
略の構成を示す図である。第9図において、入力データ
ラッチ部11はデータパケットの行先情報を保持するも
のであり、命令情報は消去される。
FIG. 9 is a diagram showing a general configuration of the program storage section 1 shown in FIG. 6. In FIG. will be deleted.

なお、入力データラッチ部11はオペランドデータもラ
ッチする。入力データラッチ部11でラッチされた行先
情報はアドレス計算部12に与えられ、その行先情報か
らプログラムメモリ13のアドレスが計算される。プロ
グラムメモリ13は前述の第8図に示したような行先情
報と命令情報とからなるデータフロープログラムを記憶
している。
Note that the input data latch unit 11 also latches operand data. The destination information latched by the input data latch section 11 is given to the address calculation section 12, and the address of the program memory 13 is calculated from the destination information. The program memory 13 stores a data flow program consisting of destination information and command information as shown in FIG. 8 described above.

上記アドレスによりプログラムメモリ13から読出され
た新しい行先情報と命令情報は出力データラッチ部14
に与えられてラッチされる。なお、出力データラッチ部
14は入力データラッチ部1.1でラッチされ・たオペ
ランドデータをそのままラッチする。
The new destination information and command information read from the program memory 13 at the above address are output to the output data latch section 14.
is given and latched. Note that the output data latch section 14 latches the operand data latched by the input data latch section 1.1 as is.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記のデータフロー型情報処理装置を複数個結合するこ
とにによりマルチプロセッサシステムが構成される。こ
のマルチプロセッサシステムにおいて1つの情報処理装
置の外部データメモリ6から出力されるデータパケット
を別の情報処理装置に送る場合には、そのデータパケッ
トは内部処理の経路を通らなければならない。すなわち
、外部データメモリ6から出力されるデータパケットは
合流部7、プログラム記憶部1、対データ検出部2およ
び演算処理部3を経由して分岐部4から別の情報処理装
置に送られることになる。したがって、内部データバッ
ファ5、プロメラム記憶部1等を経由する内部処理と外
部データメモリ6から外部に向かう処理とが合流部7に
おいて合流することになる。そのため、内部の処理およ
び外部に向かう処理の速度が遅くなるという問題があっ
た。
A multiprocessor system is configured by combining a plurality of the above data flow type information processing devices. In this multiprocessor system, when a data packet output from the external data memory 6 of one information processing device is sent to another information processing device, the data packet must pass through an internal processing path. That is, the data packet output from the external data memory 6 is sent from the branching unit 4 to another information processing device via the merging unit 7, program storage unit 1, paired data detection unit 2, and arithmetic processing unit 3. Become. Therefore, the internal processing that goes through the internal data buffer 5, the program memory section 1, etc. and the processing that goes to the outside from the external data memory 6 are merged at the merging section 7. Therefore, there is a problem in that the speed of internal processing and processing going to the outside becomes slow.

そこで、第10図に示すように、外部データメモリ6の
出力を合流部7を経由することなく直接別の情報処理装
置に接続するこ生も考えられる。
Therefore, as shown in FIG. 10, it is conceivable to connect the output of the external data memory 6 directly to another information processing device without passing through the merging section 7.

この場合、内部データバッファ5−プログラム記憶部1
等を経由する内部処理と外部データメモリ6から外部に
向かう処理とは合流しない。しかし、外部データメモリ
6により処理されたデータパケットを別の情報処理装置
を経由することなく直接内部の処理で用いることができ
ないという不都合が生じる。
In this case, internal data buffer 5 - program storage section 1
The internal processing that goes through the external data memory 6 and the processing that goes to the outside from the external data memory 6 do not merge. However, a problem arises in that the data packets processed by the external data memory 6 cannot be directly used in internal processing without passing through another information processing device.

この発明の主たる目的は、内部処理と外部記憶手段から
外部に向かう処理とが合流することなく、かつ外部記憶
手段から出力されるデータパケットを内部処理で用いる
こともできるようなデータフロー型情報処理装置を提供
することである。
The main object of the present invention is to provide data flow type information processing in which internal processing and processing directed to the outside from external storage means do not merge, and data packets output from external storage means can also be used in internal processing. The purpose is to provide equipment.

[課題を解決するための手段] この発明に係るデータフロー型情報処理装置は、データ
フロープログラムに従ってデータの演算処理を行なう内
部処理手段、データを記憶する外部記憶手段、外部記憶
手段からのデータを受ける第1の合流手段、第1の合流
手段からのデータを受ける第1の分岐手段、内部処理手
段からのデータを受ける第2の合流手段、および第2の
合流手段からのデータを受ける第2の分岐手段を備えた
ものである。第1の合流手段は、外部記憶手段から与え
られるデータまたは外部から与えられるデータを選択的
に第1の分岐手段に与えるものである。
[Means for Solving the Problems] A data flow type information processing device according to the present invention includes an internal processing means for performing arithmetic processing on data according to a data flow program, an external storage means for storing data, and a data flow type information processing device for storing data from the external storage means. a first merging means for receiving data, a first branching means for receiving data from the first merging means, a second merging means for receiving data from the internal processing means, and a second merging means for receiving data from the second merging means. It is equipped with branching means. The first merging means selectively supplies data supplied from the external storage means or data supplied from the outside to the first branching means.

第1の分岐手段は、第1の合流手段から与えられるデー
タを内部処理手段または第2の合流手段に選択的に与え
るものである。第2の合流手段は、第1の分岐手段から
与えられるデータまたは内部処理手段から与えられるデ
ータを選択的に第2の分岐手段に与えるものである。第
2の分岐手段は、第2の合流手段から与えられるデータ
を外部記憶手段または外部に選択的に出力するものであ
る。
The first branching means selectively supplies the data provided from the first merging means to the internal processing means or the second merging means. The second merging means selectively supplies the data supplied from the first branching means or the data supplied from the internal processing means to the second branching means. The second branching means selectively outputs the data provided from the second merging means to external storage means or the outside.

[作用] この発明に係る情報処理装置においては、内部処理手段
からのデータが外部記憶手段に送られる場合は、第2の
合流手段および第2の分岐手段を経由することになる。
[Operation] In the information processing device according to the present invention, when data from the internal processing means is sent to the external storage means, it passes through the second merging means and the second branching means.

外部記憶手段からのデータが外部に送られる場合は、第
1の合流手段、第1の分岐手段、第2の合流手段および
第2の分岐手段を経由することになる。また、外部記憶
手段からのデータが内部処理手段に送られる場合は、第
1の合流手段および第1の分岐手段を経由することにな
る。したがって、外部記憶手段からのデータを内部処理
手段を経由することなく外部に出力することができるの
で、内部処理手段で行なわれる内部処理と外部処理手段
から外部に向かう処理との合流を回避することができる
When data from the external storage means is sent to the outside, it passes through the first merging means, the first branching means, the second merging means, and the second branching means. Further, when data from the external storage means is sent to the internal processing means, it passes through the first merging means and the first branching means. Therefore, it is possible to output data from the external storage means to the outside without passing through the internal processing means, thereby avoiding the merging of internal processing performed by the internal processing means with processing directed to the outside from the external processing means. Can be done.

[実施例] 以下、この発明の一実施例を図面を用いて説明する。[Example] An embodiment of the present invention will be described below with reference to the drawings.

第1図は、この発明のデータフロー型情報処理装置の一
実施例の構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of an embodiment of a data flow type information processing apparatus of the present invention.

第1図において、プログラム記憶部1、対データ検出部
2、演算処理部3、分岐部4、内部データバッファ5お
よび合流部7の接続は第6図に示した従来の情報処理装
置と同様である。
In FIG. 1, the connections among the program storage section 1, paired data detection section 2, arithmetic processing section 3, branching section 4, internal data buffer 5, and merging section 7 are the same as in the conventional information processing apparatus shown in FIG. be.

この実施例においては、分岐部4の出力が合流部21の
1つの入力に接続され、合流部21の出力が分岐部22
の入力に接続されている。また、分岐部22の1つの出
力が外部データメモリ6の入力に接続され、外部データ
メモリ6の出力が合流部23の1つの入力に接続され、
合流部23の出力が分岐部24の入力に接続されている
。さらに、分岐部24の1つの出力が合流部7の1つの
人力に接続され、分岐部24の他の1つの出力が合流部
21の他の1つの入力に接続されている。
In this embodiment, the output of the branching section 4 is connected to one input of the merging section 21, and the output of the merging section 21 is connected to one input of the merging section 21.
is connected to the input of Further, one output of the branching section 22 is connected to an input of the external data memory 6, an output of the external data memory 6 is connected to one input of the merging section 23,
The output of the merging section 23 is connected to the input of the branching section 24 . Further, one output of the branching section 24 is connected to one human power of the merging section 7 , and another output of the branching section 24 is connected to another input of the merging section 21 .

第2図は第1図の情報処理装置の各部分を巡回するデー
タパケットの構成を示す図である。
FIG. 2 is a diagram showing the structure of a data packet circulating through each part of the information processing device shown in FIG. 1.

データパケットは行先フィールド31、命令フィールド
32、データ1フイールド33およびデータ2フイール
ド34からなる。行先フィールド31には行先情報が格
納され、命令フィールド32には命令情報が格納される
。データ1フイールド33にはオペランドデータ(左デ
ータ)が格納され、データ2フイールド34にはオペラ
ンドデータ(右データ)が格納される。行先情報は行先
識別コード、ノード番号等を含む。行先識別コードは、
プロセッサ外部/内部選択ビット、外部データメモリ/
内部演算処理選択ビット、左/右データ選択ビットおよ
び2人力/1人力選択ビットからなる。ノード番号は、
通常はノード番号(分岐部または合流部の番号)を表わ
し、行先識別コ−ドでプロセッサ外部が選択される場合
には、情報処理装置の番号およびその情報処理装置の入
口ノード番号を表わす。
The data packet consists of a destination field 31, an instruction field 32, a data 1 field 33, and a data 2 field 34. Destination field 31 stores destination information, and command field 32 stores command information. The data 1 field 33 stores operand data (left data), and the data 2 field 34 stores operand data (right data). The destination information includes a destination identification code, a node number, etc. The destination identification code is
Processor external/internal selection bit, external data memory/
It consists of an internal arithmetic processing selection bit, a left/right data selection bit, and a two-manpower/one-manpower selection bit. The node number is
Normally, it represents a node number (branching part or merging part number), and if the destination identification code selects outside the processor, it represents the information processing device number and the entrance node number of that information processing device.

第3図は、第1図に示された分岐部4,22゜24の構
成を示すブロック図である。選択装置41は、データラ
ッチ42に入力されたデータパケットの行先情報に応じ
て分岐先を決定し、分岐調停装置43に指令する。分岐
調停装置43はデータラッチ42に保持されたデータパ
ケットを選択装置41からの指令に基づいてデータラッ
チ44またはデータラッチ45に転送する。
FIG. 3 is a block diagram showing the configuration of the branch portions 4, 22 and 24 shown in FIG. 1. The selection device 41 determines a branch destination according to the destination information of the data packet input to the data latch 42 and instructs the branch arbitration device 43 . Branch arbitration device 43 transfers the data packet held in data latch 42 to data latch 44 or data latch 45 based on a command from selection device 41.

第4図は、第1図に示された合流部7.21゜23の構
成を示すブロック図である。合流選択装置51は、デー
タパケットがデータラッチ52および53に入力される
と、そのデータパケットを先に到着したものから優先的
にデータラッチ54に転送させる。
FIG. 4 is a block diagram showing the configuration of the merging section 7.21.23 shown in FIG. 1. When data packets are input to the data latches 52 and 53, the confluence selection device 51 transfers the data packets to the data latch 54 in the order of arrival first.

次に、第1図の情報処理装置の動作について説明する。Next, the operation of the information processing apparatus shown in FIG. 1 will be explained.

演算処理部3により処理されたデータパケットは分岐部
4に与えられる。分岐部4は、行先識別コードに応じて
そのデータパケットを内部データバッファ5または合流
部21に転送する。たとえば、プロセッサ外部/内部選
択ビットにより内部が選択されかつ外部データメモリ/
内部演算処理選択ビットにより内部演算処理が選択され
たときには、データパケットは内部データバッファ5に
転送される。
The data packet processed by the arithmetic processing section 3 is given to the branching section 4. The branching section 4 transfers the data packet to the internal data buffer 5 or the merging section 21 according to the destination identification code. For example, if internal is selected by the processor external/internal select bit and external data memory/
When internal arithmetic processing is selected by the internal arithmetic processing selection bit, the data packet is transferred to the internal data buffer 5.

合流部21は、分岐部4からのデータパケットまたは分
岐部24からのデータパケットを先着順に分岐部22に
転送する。分岐部22は、合流部21からのデータパケ
ットをその行先識別コードに応じて外部データメモリ6
または外部の情報処理装置に転送する。たとえば、プロ
セッサ外部/内部選択ビットにより内部が選択されかつ
外部データメモリ/内部演算処理選択ビットにより外部
データメモリが選択されたときには、データパケットは
内部データメモリ6に転送され、プロセッサ外部/内部
選択ビットにより外部が選択されかつ外部データメモリ
/内部演算処理選択ビットにより内部演算処理が選択さ
れたときには、データパケットは外部に転送される。
The merging unit 21 transfers data packets from the branching unit 4 or data packets from the branching unit 24 to the branching unit 22 on a first-come, first-served basis. The branching section 22 stores the data packets from the merging section 21 in an external data memory 6 according to the destination identification code.
Or transfer it to an external information processing device. For example, when internal is selected by the processor external/internal selection bit and external data memory is selected by the external data memory/internal arithmetic processing selection bit, the data packet is transferred to internal data memory 6, and the processor external/internal selection bit selects external data memory. When external is selected by , and internal arithmetic processing is selected by the external data memory/internal arithmetic processing selection bit, the data packet is transferred to the outside.

合流部23は、外部からのデータパケットまたは外部デ
ータメモリ6からのデータパケットを先着順に分岐部2
4に転送する。分岐部24は、合流部23からのデータ
パケットをそのノード番号に応じて合流部7または合流
部21に転送する。
The merging unit 23 sends data packets from the outside or data packets from the external data memory 6 to the branching unit 2 on a first-come, first-served basis.
Transfer to 4. The branching section 24 transfers the data packet from the merging section 23 to the merging section 7 or the merging section 21 according to its node number.

この場合、ノード番号は情報処理装置の番号を表わし、
その番号がそのデータパケットが入力された情報処理装
置の番号と一致する場合には、そのデータパケットは合
流部7に転送され、不一致の場合には合流部211と転
送される。
In this case, the node number represents the number of the information processing device,
If the number matches the number of the information processing device into which the data packet was input, the data packet is transferred to the merging unit 7, and if they do not match, it is transferred to the merging unit 211.

第5図は、この実施例の情報処理装置を用いたマルチプ
ロセッサシステムの一部分の構成を示す図である。
FIG. 5 is a diagram showing a partial configuration of a multiprocessor system using the information processing apparatus of this embodiment.

情報処理装置ifBから出力されたデータパケットが情
報処理装置Aの合流部23に与えられ、情報処理装置A
で処理されたデータが分岐部22から情報処理装置Cに
与えられる。
The data packet output from the information processing device ifB is given to the merging unit 23 of the information processing device A, and the data packet is outputted from the information processing device ifB.
The data processed in is given to the information processing device C from the branching unit 22.

情報処理装置Aにおいて内部データバッファ5を経由す
る内部処理が行なわれる場合は、データパケットがaで
示されるように、プログラム記憶部1、対データ検出部
2、演算処理部3、分岐部4、内部データバッファ5お
よび合流部7の順に送られる。また、データパケットが
外部データメモリ6で処理された後別の情報処理装置C
に送られる場合は、そのデータパケットはbで示される
ように、分岐部4から合流部21および分岐部22を経
由して外部データメモリ6に送られ、さらに外部データ
メモリ6から合流部23、分岐部24、合流部21およ
び分岐部22を経由して、別の情報処理装置Cに送られ
る。
When internal processing via the internal data buffer 5 is performed in the information processing device A, the data packet is stored in the program storage section 1, paired data detection section 2, arithmetic processing section 3, branching section 4, as shown by a. The data is sent to the internal data buffer 5 and the merging unit 7 in that order. Further, after the data packet is processed by the external data memory 6, another information processing device C
When the data packet is sent to the external data memory 6, as shown by b, the data packet is sent from the branching section 4 via the merging section 21 and the branching section 22 to the external data memory 6, and then from the external data memory 6 to the merging section 23, It is sent to another information processing device C via the branching section 24, the merging section 21, and the branching section 22.

したがって、外部データメモリ6により処理されたデー
タパケットは、プログラム記憶部1等の内部の経路を通
ることなく迅速に別の情報処理袋fcに送られる。また
、内部データバッファ5を経由する内部処理と外部デー
タメモリ6から外部に向かう処理とが合流しないので、
内部処理が遅れることもない。さらに、外部データメモ
リ6により処理されたデータパケットを合流部23およ
び分岐部24を介して合流部7に送った場合には、外部
データメモリ6を経由する内部処理が実行される。
Therefore, data packets processed by the external data memory 6 are quickly sent to another information processing bag fc without passing through the internal route of the program storage unit 1 or the like. Also, since the internal processing via the internal data buffer 5 and the processing going to the outside from the external data memory 6 do not merge,
There is no delay in internal processing. Further, when the data packet processed by the external data memory 6 is sent to the merging section 7 via the merging section 23 and the branching section 24, internal processing via the external data memory 6 is executed.

上記のように構成されたデータフロー型情報処理装置は
、外部データメモリ6による処理結果が他の情報処理装
置で参照される場合に有効である。
The data flow type information processing device configured as described above is effective when processing results by the external data memory 6 are referred to by another information processing device.

[発明の効果] 以上のようにこの発明によれば、外部処理手段から外部
に向かう処理と内部処理手段で行なわれる内部処理との
合流を回避することができるので、データのアクセスの
高速化が図られる。
[Effects of the Invention] As described above, according to the present invention, it is possible to avoid the merging of the processing directed to the outside from the external processing means and the internal processing performed by the internal processing means, thereby speeding up data access. It will be planned.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例によるデータフロー型情報
処理装置の構成を示すブロック図、第2図は第1図の情
報処理装置の各部分を巡回するデータパケットの構成を
示す図、第3図は第1図の情報処理装置の分岐部の構成
を示すブロック図、第4図は第1図の情報処理装置の合
流部の構成を示すブロック図、第5図は第1図の情報処
理装置を用いたマルチプロセッサシステムの構成を示す
図、第6図は従来のデータフロー型情報処理装置の構成
を示すブロック図、第7図はデータパケットの構成を示
す図、第8図はプログラムメモリに記憶される内容の一
部を示す図、第9図はデータフロー型情報処理装置のプ
ログラム記憶部の構成を示すブロック図、第10図は従
来のデータフロー型情報処理装置の他の例を示すブロッ
ク図である。 図において、1はプログラム記憶部、2は対データ検出
部、3は演算処理部、4,22.24は分岐部、5は内
部データバッファ、6は外部データメモリ、7.21.
23は合流部を示す。 第 20 め4″回 素 5 の : 86 凹 第 7 り 第8 田
FIG. 1 is a block diagram showing the configuration of a data flow type information processing apparatus according to an embodiment of the present invention, FIG. 3 is a block diagram showing the configuration of the branching section of the information processing device in FIG. 1, FIG. 4 is a block diagram showing the configuration of the merging section of the information processing device in FIG. 1, and FIG. A diagram showing the configuration of a multiprocessor system using a processing device, FIG. 6 is a block diagram showing the configuration of a conventional data flow type information processing device, FIG. 7 is a diagram showing the configuration of a data packet, and FIG. 8 is a program FIG. 9 is a block diagram showing the configuration of a program storage unit of a data flow type information processing device. FIG. 10 is another example of a conventional data flow type information processing device. FIG. In the figure, 1 is a program storage unit, 2 is a paired data detection unit, 3 is an arithmetic processing unit, 4, 22.24 is a branch unit, 5 is an internal data buffer, 6 is an external data memory, 7.21.
23 indicates a confluence section. 20th 4th element 5: 86 concave 7th ri 8th field

Claims (1)

【特許請求の範囲】 データフロー型情報処理装置であって、 データフロープログラムに従ってデータの演算処理を行
なう内部処理手段、 データを記憶する外部記憶手段、 前記外部記憶手段からのデータを受ける第1の合流手段
、 前記第1の合流手段からのデータを受ける第1の分岐手
段、 前記内部処理手段からのデータを受ける第2の合流手段
、および 前記第2の合流手段からのデータを受ける第2の分岐手
段を備え、 前記第1の合流手段は前記外部記憶手段から与えられる
データまたは外部から与えられるデータを選択約に前記
第1の分岐手段に与え、 前記第1の分岐手段は前記第1の合流手段から与えられ
るデータを前記内部処理手段または前記第2の合流手段
に選択的に与え、 前記第2の合流手段は前記第1の分岐手段から与えられ
るデータまたは前記内部処理手段から与えられるデータ
を選択的に前記第2の分岐手段に与え、 前記第2の分岐手段は前記第2の合流手段から与えられ
るデータを前記外部記憶手段または外部に出力する、デ
ータフロー型情報処理装置。
[Scope of Claims] A data flow type information processing device comprising: an internal processing means for performing arithmetic processing on data according to a data flow program; an external storage means for storing data; and a first storage means for receiving data from the external storage means. a merging means, a first branching means for receiving data from the first merging means, a second merging means for receiving data from the internal processing means, and a second merging means for receiving data from the second merging means. branching means; the first merging means selectively supplies the data given from the external storage means or the data given from the outside to the first branching means; The data provided from the merging means is selectively provided to the internal processing means or the second merging means, and the second merging means receives the data provided from the first branching means or the data provided from the internal processing means. selectively to the second branching means, and the second branching means outputs the data given from the second merging means to the external storage means or the outside.
JP2018588A 1988-01-29 1988-01-29 Data flow type information processor Pending JPH01195538A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018588A JPH01195538A (en) 1988-01-29 1988-01-29 Data flow type information processor
US07/301,586 US5125097A (en) 1988-01-29 1989-01-26 Data flow type information processors where data packets pass through plurality of merging and branching portions of the internal path

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018588A JPH01195538A (en) 1988-01-29 1988-01-29 Data flow type information processor

Publications (1)

Publication Number Publication Date
JPH01195538A true JPH01195538A (en) 1989-08-07

Family

ID=12020115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018588A Pending JPH01195538A (en) 1988-01-29 1988-01-29 Data flow type information processor

Country Status (1)

Country Link
JP (1) JPH01195538A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421538A (en) * 1987-07-16 1989-01-24 Mitsubishi Electric Corp Data driving type computer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6421538A (en) * 1987-07-16 1989-01-24 Mitsubishi Electric Corp Data driving type computer

Similar Documents

Publication Publication Date Title
JP2632074B2 (en) Data flow type information processing device
JPH01195538A (en) Data flow type information processor
JPH06259583A (en) Data Driven Processor Connection Method
JPH01195539A (en) Data flow type information processor
JP3234629B2 (en) Data-driven processor
JPH01195540A (en) Data loading/dumping system
JP2754105B2 (en) Data driven information processor
JPS5969845A (en) Controlling system of data driving
JPH0632058B2 (en) Information processing equipment
JPS6341970A (en) Microcomputer system
JPH01121965A (en) Microprocessor
JPH03282641A (en) Measuring method of executing time of data driving processor
JPH0368090A (en) Dead lock avoiding system for data driven processor
JPH03282618A (en) Data processing circuit
JPH0135376B2 (en)
JPH01276238A (en) Data processor
JPS63220328A (en) Associative memory device and data-driven computer
JPS62159273A (en) Processor for vector instruction
JPS61198351A (en) Direct memory access control circuit
JPH01147723A (en) Pipe line processing system for information processor
JPH02270086A (en) Data flow type information processor
JPH02199591A (en) Exclusive processing system
JPS60539A (en) Monitoring system of process progress
JPS61109145A (en) Calculation system for memory address
JPH03100783A (en) Dead lock avoiding system for data driven processor