JPH01196154A - コンデンサの製造方法 - Google Patents
コンデンサの製造方法Info
- Publication number
- JPH01196154A JPH01196154A JP1956888A JP1956888A JPH01196154A JP H01196154 A JPH01196154 A JP H01196154A JP 1956888 A JP1956888 A JP 1956888A JP 1956888 A JP1956888 A JP 1956888A JP H01196154 A JPH01196154 A JP H01196154A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- film
- oxide film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に使用されるコンデンサの製造
方法に関し、特に小型にして高精度で静電容量値の高い
コンデンサを製造する技術に関するものである。
方法に関し、特に小型にして高精度で静電容量値の高い
コンデンサを製造する技術に関するものである。
ICやLSI等の半導体装置において用いられている従
来のコンデンサの製造方法の一例を第7図を参照して説
明する。第7図において、1は第1の導電形のシリコン
(Si)単結晶半導体基板、2は第1の絶縁膜、3は下
部金属電極、4はコンデンサの相互干渉を防止するため
の第2の絶縁膜、5はコンデンサの誘電体として使用す
る第3の絶縁膜、6は上部金属電極である。
来のコンデンサの製造方法の一例を第7図を参照して説
明する。第7図において、1は第1の導電形のシリコン
(Si)単結晶半導体基板、2は第1の絶縁膜、3は下
部金属電極、4はコンデンサの相互干渉を防止するため
の第2の絶縁膜、5はコンデンサの誘電体として使用す
る第3の絶縁膜、6は上部金属電極である。
まず、第7図(a)に示すように、第1の導電形のSf
単結晶半導体基板1の主表面上にシリコン酸化膜からな
る第1の絶縁膜2を形成した後、コンデンサ用下部電極
として便用する金属膜3を絶縁膜2の上に堆積する。次
に、第7図(b)に示すように、前記金属膜3を所定の
寸法に加工した後、シリコン窒化膜からなる第2の絶縁
膜4を半導体基板1の主表面側に形成し、下部電極3上
の表面の少なくとも一部を露出させるべく絶縁膜4をエ
ツチング加工する。その後、第7図(C)に示すように
、少なくとも露出した下部電極30表面上にコンデンサ
の誘電体として使用する第3の絶縁膜5を形成し、しか
る後に少なくともこの絶縁膜5の上の一部に上部電極用
の金属膜6を堆積し、かつ所定の寸法に加工することに
より、第7図(C)に示す構造のコンデンサが製造され
ている。
単結晶半導体基板1の主表面上にシリコン酸化膜からな
る第1の絶縁膜2を形成した後、コンデンサ用下部電極
として便用する金属膜3を絶縁膜2の上に堆積する。次
に、第7図(b)に示すように、前記金属膜3を所定の
寸法に加工した後、シリコン窒化膜からなる第2の絶縁
膜4を半導体基板1の主表面側に形成し、下部電極3上
の表面の少なくとも一部を露出させるべく絶縁膜4をエ
ツチング加工する。その後、第7図(C)に示すように
、少なくとも露出した下部電極30表面上にコンデンサ
の誘電体として使用する第3の絶縁膜5を形成し、しか
る後に少なくともこの絶縁膜5の上の一部に上部電極用
の金属膜6を堆積し、かつ所定の寸法に加工することに
より、第7図(C)に示す構造のコンデンサが製造され
ている。
この場合、かかる構造のコンデンサにおいては、第3の
絶縁膜5として、コンデンサの大容量化と小型化のため
、通常比誘電率εの大きい五酸化タンタル膜(ε;約5
000)、酸化チタン膜(ε;14〜110)、 シ
リコン窒化膜(ε:5〜7)或はシリコン酸化膜(ε;
約4)が使用されてきた。これは従来の技術の範囲で製
造が比較的容易であることがその主要な理由であった。
絶縁膜5として、コンデンサの大容量化と小型化のため
、通常比誘電率εの大きい五酸化タンタル膜(ε;約5
000)、酸化チタン膜(ε;14〜110)、 シ
リコン窒化膜(ε:5〜7)或はシリコン酸化膜(ε;
約4)が使用されてきた。これは従来の技術の範囲で製
造が比較的容易であることがその主要な理由であった。
一方、従来の別の製造方法として第8図に示すものもあ
り、その概要を説明する。この製造方法では、まず、第
8図(a)に示すように、第1の導電形のSt単結晶半
導体基板1上にコンデンサを横方向に電気的に分離する
絶縁膜10と該半導体基板の主面の一部に薄い酸化膜8
aを形成する。次に、第8図(1))に示すように、前
記絶縁膜8aを通して、基板1内に第1或は第2の導電
形の高不純物濃度領域7を形成するべく所定の不純物を
イオン注入法によシ導入した後、熱処理することによっ
て高不純物濃度領域7の不純物を活性化する。
り、その概要を説明する。この製造方法では、まず、第
8図(a)に示すように、第1の導電形のSt単結晶半
導体基板1上にコンデンサを横方向に電気的に分離する
絶縁膜10と該半導体基板の主面の一部に薄い酸化膜8
aを形成する。次に、第8図(1))に示すように、前
記絶縁膜8aを通して、基板1内に第1或は第2の導電
形の高不純物濃度領域7を形成するべく所定の不純物を
イオン注入法によシ導入した後、熱処理することによっ
て高不純物濃度領域7の不純物を活性化する。
しかる後に、薄い絶縁膜8aを除去し、再び少なくとも
基板1の主表面の一部を酸化することによってコンデン
サの誘電体として使用するシリコン酸化膜から彦る絶縁
膜8を形成する。次に、第8図(c)に示すように、こ
の絶縁膜8の上に上部電極9を形成した後、絶縁膜11
を半導体基板1の主面上に形成することによυ、第8図
(c)に示す構造のコンデンサが製造されている。この
とき、上部電極9は半導体或は金属が使用され、絶縁膜
11は土部電極9と他の電極或は配線材料との電気的絶
縁を保証するためのものである。
基板1の主表面の一部を酸化することによってコンデン
サの誘電体として使用するシリコン酸化膜から彦る絶縁
膜8を形成する。次に、第8図(c)に示すように、こ
の絶縁膜8の上に上部電極9を形成した後、絶縁膜11
を半導体基板1の主面上に形成することによυ、第8図
(c)に示す構造のコンデンサが製造されている。この
とき、上部電極9は半導体或は金属が使用され、絶縁膜
11は土部電極9と他の電極或は配線材料との電気的絶
縁を保証するためのものである。
かかる構造のコンデンサが利用された理由は、コンデン
サの誘電体として膜質がよく、均一性。
サの誘電体として膜質がよく、均一性。
再現性にすぐれたシリコン酸化膜を使用できるので、コ
ンデンサの歩留まりを向上できる点にあった。
ンデンサの歩留まりを向上できる点にあった。
ところで、上記した第7図の従来方法においては、第3
の絶縁膜5としては誘電率の高い五酸化タンタル膜、酸
化チタン膜或はシリコン窒化膜等が使用されておパこれ
らの絶縁膜を形成する手法として、通常スパッタ法とC
VD法が採用されてきた。しかし、スパッタ法では、こ
れらの絶縁膜を形成するための低不純物濃度で良質なタ
ーゲットがなく、膜質の再現性が無かった。またCVD
法では、下部電極を保護するため300℃程度の低温で
堆積するほかなく、ピンホールのない良質な薄い膜を作
れないという問題があった。それ故、このような製法上
の限界のため、絶縁膜5の厚さを厚くせざるをえず、こ
れによシコンデンサの面積が極めて大きくなバアナログ
集積回路の高集積化が阻まれるという問題があった。
の絶縁膜5としては誘電率の高い五酸化タンタル膜、酸
化チタン膜或はシリコン窒化膜等が使用されておパこれ
らの絶縁膜を形成する手法として、通常スパッタ法とC
VD法が採用されてきた。しかし、スパッタ法では、こ
れらの絶縁膜を形成するための低不純物濃度で良質なタ
ーゲットがなく、膜質の再現性が無かった。またCVD
法では、下部電極を保護するため300℃程度の低温で
堆積するほかなく、ピンホールのない良質な薄い膜を作
れないという問題があった。それ故、このような製法上
の限界のため、絶縁膜5の厚さを厚くせざるをえず、こ
れによシコンデンサの面積が極めて大きくなバアナログ
集積回路の高集積化が阻まれるという問題があった。
また、第8図の従来方法では、誘電体がシリコン酸化膜
であるために比誘電率が小さく、容量を増大するにはシ
リコン酸化膜厚を薄くするか、または電極面積を拡大す
るしかない。そのため、電極面積の増大は集積回路の集
積度の低下を招き、シリコン酸化膜の薄膜化は歩留まシ
の低下を招くという問題点があった。
であるために比誘電率が小さく、容量を増大するにはシ
リコン酸化膜厚を薄くするか、または電極面積を拡大す
るしかない。そのため、電極面積の増大は集積回路の集
積度の低下を招き、シリコン酸化膜の薄膜化は歩留まシ
の低下を招くという問題点があった。
しかるに、このような問題点のため、これまでこの種の
コンデンサを使用した半導体装置の小型化はできなかっ
た。
コンデンサを使用した半導体装置の小型化はできなかっ
た。
本発明は以上の点に鑑み、このような問題を解決すべく
なされたものであり、その目的は、半導体集積回路中で
使用されるコンデンサにおいて小型にして高い静電容量
値を実現すると共に、その精度と安定性ならびに歩留ま
りを向上することができるコンデンサの製造方法を提供
することにある。
なされたものであり、その目的は、半導体集積回路中で
使用されるコンデンサにおいて小型にして高い静電容量
値を実現すると共に、その精度と安定性ならびに歩留ま
りを向上することができるコンデンサの製造方法を提供
することにある。
上記の目的を達成するため、本発明に係るコンデンサの
製造方法は、母材料としてシリコン半導体基板或は半導
体薄膜を用い、この半導体膜の主表面に酸化膜を形成し
て、この酸化膜中に半導体と安定な合金層を形成しうる
少なくともチタン(TI)lタンタル(Ta)または鉛
(Pb)のいずれか1つの金属をイオン注入によυ導入
することにより、その熱処理によって金属酸化膜を生成
することを特徴とするものである。
製造方法は、母材料としてシリコン半導体基板或は半導
体薄膜を用い、この半導体膜の主表面に酸化膜を形成し
て、この酸化膜中に半導体と安定な合金層を形成しうる
少なくともチタン(TI)lタンタル(Ta)または鉛
(Pb)のいずれか1つの金属をイオン注入によυ導入
することにより、その熱処理によって金属酸化膜を生成
することを特徴とするものである。
したがって、本発明においては、新に生成した比誘電率
の高い金属酸化膜を誘電体膜として用いることによりコ
ンデンサの単位面積当シの容量が飛躍的に増大するだけ
でなく、母材料がシリコン酸化膜であるため、コンデン
サの動作特性の安定化と歩留まシの向上を図ることがで
きる。
の高い金属酸化膜を誘電体膜として用いることによりコ
ンデンサの単位面積当シの容量が飛躍的に増大するだけ
でなく、母材料がシリコン酸化膜であるため、コンデン
サの動作特性の安定化と歩留まシの向上を図ることがで
きる。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第1図は本発明によるコンデンサの製造方法の一実施例
を示す工程断面図である。第1図において、1は第1の
導電形のシリコン単結晶半導体基板、2はシリコン酸化
膜からなる第1の絶縁膜、12は下部電極の母材となる
単結晶、多結晶或は非晶質のシリコン膜から彦る半導体
層、12aは下部電極の一部として機能する半導体層、
12bは下部電極の一部として機能する合金層、13は
イオン注入するTiイオン、14はチタン酸化物から構
成される誘電体膜として機能する第2の絶縁膜、16は
コンデンサの上部電極、17はコンデンサの相互干渉を
防止するだめの第3の絶縁膜で、シリコン窒化膜等から
なっている。
を示す工程断面図である。第1図において、1は第1の
導電形のシリコン単結晶半導体基板、2はシリコン酸化
膜からなる第1の絶縁膜、12は下部電極の母材となる
単結晶、多結晶或は非晶質のシリコン膜から彦る半導体
層、12aは下部電極の一部として機能する半導体層、
12bは下部電極の一部として機能する合金層、13は
イオン注入するTiイオン、14はチタン酸化物から構
成される誘電体膜として機能する第2の絶縁膜、16は
コンデンサの上部電極、17はコンデンサの相互干渉を
防止するだめの第3の絶縁膜で、シリコン窒化膜等から
なっている。
この実施例の方法では、まず、第1図(a)に示すよう
に、シリコン半導体基板1上に第1の絶縁膜2と半導体
層12を形成した後、この半導体層12の上にコンデン
サの誘電体の母材料として使用するシリコン酸化膜から
なる第2の絶縁膜15を形成し、その後、少なくとも第
2の絶縁膜15つまりシリコン酸化膜をチタン酸化物層
に変えるに足る数ノT i イオン13をイオン注入法
により該絶縁膜15中に注入する。このとき、打ち込ま
れたTiイオン13が半導体層12内に入っても問題は
ない。次に、第1図(b)に示すように、熱処理により
、シリコン酸化膜からなる第2の絶縁膜15をチタン酸
化物層に変え、このチタン酸化物層からなる第2の絶縁
膜14を構成する。ここで、符号12bは半導体層12
のうちでTiのイオン注入によυ形成された合金層であ
L 12aは合金層にならないで残存した半導体層であ
る。その後、前記半導体層12a 及び合金層12b
をコンデンサの下部電極として構成するため、これら
半導体層12a、12b と第2の絶縁膜14を所定
の寸法に加工形成する。最後に、第1図(C)に示すよ
うに、コンデンサを保護する第3の絶縁膜17を堆積し
た後、この絶縁膜17のうち下部電極の上面の一部をエ
ツチングによ)除去し、チタン酸化物層からなる絶縁膜
14上に上部電極16を形成することによυ、第1図(
C)に示す構造のコンデンサを製造することができる。
に、シリコン半導体基板1上に第1の絶縁膜2と半導体
層12を形成した後、この半導体層12の上にコンデン
サの誘電体の母材料として使用するシリコン酸化膜から
なる第2の絶縁膜15を形成し、その後、少なくとも第
2の絶縁膜15つまりシリコン酸化膜をチタン酸化物層
に変えるに足る数ノT i イオン13をイオン注入法
により該絶縁膜15中に注入する。このとき、打ち込ま
れたTiイオン13が半導体層12内に入っても問題は
ない。次に、第1図(b)に示すように、熱処理により
、シリコン酸化膜からなる第2の絶縁膜15をチタン酸
化物層に変え、このチタン酸化物層からなる第2の絶縁
膜14を構成する。ここで、符号12bは半導体層12
のうちでTiのイオン注入によυ形成された合金層であ
L 12aは合金層にならないで残存した半導体層であ
る。その後、前記半導体層12a 及び合金層12b
をコンデンサの下部電極として構成するため、これら
半導体層12a、12b と第2の絶縁膜14を所定
の寸法に加工形成する。最後に、第1図(C)に示すよ
うに、コンデンサを保護する第3の絶縁膜17を堆積し
た後、この絶縁膜17のうち下部電極の上面の一部をエ
ツチングによ)除去し、チタン酸化物層からなる絶縁膜
14上に上部電極16を形成することによυ、第1図(
C)に示す構造のコンデンサを製造することができる。
このようにして製造されたコンデンサは、その誘電体母
材として膜質のすぐれたシリコン酸化膜を使用すること
によシ、コンデンサの動作特性を安定化できると共に、
歩留ま9の向上が図れる。
材として膜質のすぐれたシリコン酸化膜を使用すること
によシ、コンデンサの動作特性を安定化できると共に、
歩留ま9の向上が図れる。
しかも、比誘電率の大き々チタン酸化物を誘電体として
用いることによって、コンデンサの単位面積当りの静電
容量を増大させることができる等の利点を有する。
用いることによって、コンデンサの単位面積当りの静電
容量を増大させることができる等の利点を有する。
第2図は本発明による製造方法の他の実施例を示す第1
図相当の工程断面図である。この実施例が第1図に示す
ものと異なる点は、第1の絶縁膜2上の半導体層12を
所定の寸法に加工形成し、次いでこの半導体層12の表
面にコンデンサの誘電体の母材料として使用するシリコ
ン酸化膜から々る絶縁膜15を形成した後、この絶縁膜
15中にTiイオン13をイオン注入して熱処理によシ
リコン酸化膜を生成することによシ、このチタン酸化膜
を第2の絶縁膜14として構成したことである。
図相当の工程断面図である。この実施例が第1図に示す
ものと異なる点は、第1の絶縁膜2上の半導体層12を
所定の寸法に加工形成し、次いでこの半導体層12の表
面にコンデンサの誘電体の母材料として使用するシリコ
ン酸化膜から々る絶縁膜15を形成した後、この絶縁膜
15中にTiイオン13をイオン注入して熱処理によシ
リコン酸化膜を生成することによシ、このチタン酸化膜
を第2の絶縁膜14として構成したことである。
す々わち、この方法では、第2図(a)に示すように、
半導体基板1上に第1の絶縁膜2と半導体層12を形成
する。次に、第2図(b)に示すように、半導体層12
を下部電極と1〜で所定の寸法に加工形成し、その後、
この半導体層12の表面にコンデンサの誘電体の母材料
として使用するシリコン酸化膜からなる絶縁膜15を形
成し7、少なくともこの絶縁膜15をチタン酸化膜に変
えるに必要な分量のTiイオン13を該絶縁膜15の内
部にイオン注入する。このとき、半導体層12の内部に
Tiがイオン注入されても構わない。次いで、第2図(
c)に示すように、前記の半導体基板1を熱処理して絶
縁膜15の一部をチタン酸化膜からなる絶縁膜14に改
質する。この際、下部電極として使用する半導体層12
の一部がTi との合金膜に変化しても構わない。し7
かる後、コンデンサを保護する絶縁膜17を半導体基板
1の主表面側に形成し2、下部電極上の絶縁膜14を露
出させるべく絶縁膜17の一部をエツチングにより除去
して、との露出した絶縁膜14の表面に上部電極16を
形成することによシ、第2図(c)に示す構造のコンデ
ンサを製造することができる。したがって、この実施例
のコンデンサにおいても第1図のものと同様の効果が得
られる。彦お、図中、同一符号は同一または相当部分を
示している。
半導体基板1上に第1の絶縁膜2と半導体層12を形成
する。次に、第2図(b)に示すように、半導体層12
を下部電極と1〜で所定の寸法に加工形成し、その後、
この半導体層12の表面にコンデンサの誘電体の母材料
として使用するシリコン酸化膜からなる絶縁膜15を形
成し7、少なくともこの絶縁膜15をチタン酸化膜に変
えるに必要な分量のTiイオン13を該絶縁膜15の内
部にイオン注入する。このとき、半導体層12の内部に
Tiがイオン注入されても構わない。次いで、第2図(
c)に示すように、前記の半導体基板1を熱処理して絶
縁膜15の一部をチタン酸化膜からなる絶縁膜14に改
質する。この際、下部電極として使用する半導体層12
の一部がTi との合金膜に変化しても構わない。し7
かる後、コンデンサを保護する絶縁膜17を半導体基板
1の主表面側に形成し2、下部電極上の絶縁膜14を露
出させるべく絶縁膜17の一部をエツチングにより除去
して、との露出した絶縁膜14の表面に上部電極16を
形成することによシ、第2図(c)に示す構造のコンデ
ンサを製造することができる。したがって、この実施例
のコンデンサにおいても第1図のものと同様の効果が得
られる。彦お、図中、同一符号は同一または相当部分を
示している。
第3図は本発明の別の実施例を示す第1図相自の工程断
面図である。この実施例が第1図のものと異ガる点は、
第1の絶縁膜2上の半導体層12を所定の寸法に加工形
成し、次いでコンデンサを保護するための絶縁膜17を
堆積し2てエツチング加工後、その半導体層12の露出
し、た領域上にコンデンサの誘電体の母材料とし、て使
用するシリコン酸化膜からなる絶縁膜15を形成したの
ち、この絶縁膜15中に、上記実施例と同様の方法にて
、Tj イオン13を注入することによシリコン酸化膜
を生成するようにしたことである。
面図である。この実施例が第1図のものと異ガる点は、
第1の絶縁膜2上の半導体層12を所定の寸法に加工形
成し、次いでコンデンサを保護するための絶縁膜17を
堆積し2てエツチング加工後、その半導体層12の露出
し、た領域上にコンデンサの誘電体の母材料とし、て使
用するシリコン酸化膜からなる絶縁膜15を形成したの
ち、この絶縁膜15中に、上記実施例と同様の方法にて
、Tj イオン13を注入することによシリコン酸化膜
を生成するようにしたことである。
すなわち、この方法では、第3図(a)に示すように、
半導体基板1上に第1の絶縁膜2と半導体層12を形成
する。次に、第3図(b)に示すように、半導体層12
を下部電極として所定の寸法に加工形成する。その後、
第3図(C)に示すように、半導体基板1の主表面側に
コンデンサを保護する絶縁膜17を堆積し、半導体層1
2の表面の一部を露出させるべく絶縁膜17の一部をエ
ツチングによシ除去する。しかる後、この半導体層12
の露出した領域上にコンデンサの誘電体の母材料とし、
て使用するシリコン酸化膜からなる絶縁膜15を形成し
、少なくともこの絶縁膜15をチタン酸化膜に変えるに
必要な分量のTiイオンを15内部にイオン注入する。
半導体基板1上に第1の絶縁膜2と半導体層12を形成
する。次に、第3図(b)に示すように、半導体層12
を下部電極として所定の寸法に加工形成する。その後、
第3図(C)に示すように、半導体基板1の主表面側に
コンデンサを保護する絶縁膜17を堆積し、半導体層1
2の表面の一部を露出させるべく絶縁膜17の一部をエ
ツチングによシ除去する。しかる後、この半導体層12
の露出した領域上にコンデンサの誘電体の母材料とし、
て使用するシリコン酸化膜からなる絶縁膜15を形成し
、少なくともこの絶縁膜15をチタン酸化膜に変えるに
必要な分量のTiイオンを15内部にイオン注入する。
このとき、半導体層12内部にTiがイオン注入されて
も構わない。次いで、第3図(d)に示すように、前記
の半導体基板1を熱処理して絶縁膜15の一部をチタン
酸化膜からなる絶縁膜14に改質する。この際、下部電
極として使用する半導体層12の一部がTi との合
金膜に変化しても構わ々い。この後、露出した絶縁膜1
4の上表面に上部電極16を形成するととによし、第3
図(d)に示す構造のコンデンサを製造することができ
る。この実施例においても第1図のものと同様の効果が
得られる。
も構わない。次いで、第3図(d)に示すように、前記
の半導体基板1を熱処理して絶縁膜15の一部をチタン
酸化膜からなる絶縁膜14に改質する。この際、下部電
極として使用する半導体層12の一部がTi との合
金膜に変化しても構わ々い。この後、露出した絶縁膜1
4の上表面に上部電極16を形成するととによし、第3
図(d)に示す構造のコンデンサを製造することができ
る。この実施例においても第1図のものと同様の効果が
得られる。
第4図は本発明のさらに別の実施例を示す工程断面図で
ある。第4図において、1は第1の導電形のシリコン単
結晶半導体基板、7はコンデンサの下部電極として便用
する第1或は第2の導電形の高不純物濃度の半導体領域
、7aはこの半導体領域7の一部にイオン注入されるT
i と反応して生成された合金層、7b は合金層
にならないで残存した高不純物濃度の半導体領域層、8
はコンデンサの誘電体の母材料として使用するシリコン
酸化膜からなる絶縁膜、9はコンデンサの上部電極、1
0は隣接する他のコンデンサ或は半導体装置との電気的
分離のための絶縁膜、11は上部電極9と他の電極或は
配線材料との電気的絶縁を保証するための絶縁膜である
。また、13はイオン注入するTi イオンであり、1
8は誘電体膜としてのチタン酸化膜である。
ある。第4図において、1は第1の導電形のシリコン単
結晶半導体基板、7はコンデンサの下部電極として便用
する第1或は第2の導電形の高不純物濃度の半導体領域
、7aはこの半導体領域7の一部にイオン注入されるT
i と反応して生成された合金層、7b は合金層
にならないで残存した高不純物濃度の半導体領域層、8
はコンデンサの誘電体の母材料として使用するシリコン
酸化膜からなる絶縁膜、9はコンデンサの上部電極、1
0は隣接する他のコンデンサ或は半導体装置との電気的
分離のための絶縁膜、11は上部電極9と他の電極或は
配線材料との電気的絶縁を保証するための絶縁膜である
。また、13はイオン注入するTi イオンであり、1
8は誘電体膜としてのチタン酸化膜である。
この実施例の製造方法では、まず、第4図(a)に示す
ように、第1導電形のシリコン単結晶半導体基板1上に
隣接する他のコンデンサ或は半導体装置を横方向に分離
する絶縁膜10と薄い絶縁膜8aを形成する。次に、第
4図(b)に示すように、半導体基板1の主表面側のう
ち薄い絶縁膜8aが霧出した領域に所定の不純物を所定
の量だけイオン注入し、この半導体基板を熱処理して不
純物を活性化して高不純物濃度の半導体領域7を形成す
る。
ように、第1導電形のシリコン単結晶半導体基板1上に
隣接する他のコンデンサ或は半導体装置を横方向に分離
する絶縁膜10と薄い絶縁膜8aを形成する。次に、第
4図(b)に示すように、半導体基板1の主表面側のう
ち薄い絶縁膜8aが霧出した領域に所定の不純物を所定
の量だけイオン注入し、この半導体基板を熱処理して不
純物を活性化して高不純物濃度の半導体領域7を形成す
る。
その後、薄い絶縁膜8aをエツチングして除去し、高不
純物濃度の半導体領域7上にコンデンサの誘電体の母材
料として使用するシリコン酸化膜からなる絶縁m8を形
成し、少なくともこの絶縁膜8をチタン酸化膜に変える
に必要な分量のTiイオン13を絶縁膜8の内部にイオ
ン注入する。このとき半導体領域7の内部にTiがイオ
ン注入されても構わない。次いで、第4図(C)に示す
ように、前記の半導体基板を熱処理して絶縁膜8の一部
をチタン酸化膜からなる絶縁膜18に改質する。この際
、下部電極として使用する半導体領域Tの一部がTiと
の合金膜に変化しても構わがい。しかる後、絶縁膜18
上に上部電極9を形成したのち、コンデンサを保護する
絶縁膜11を該半導体基板の主表面側に形成することに
より、第4図(C)に示す構造のコンデンサを製造する
ことができる。
純物濃度の半導体領域7上にコンデンサの誘電体の母材
料として使用するシリコン酸化膜からなる絶縁m8を形
成し、少なくともこの絶縁膜8をチタン酸化膜に変える
に必要な分量のTiイオン13を絶縁膜8の内部にイオ
ン注入する。このとき半導体領域7の内部にTiがイオ
ン注入されても構わない。次いで、第4図(C)に示す
ように、前記の半導体基板を熱処理して絶縁膜8の一部
をチタン酸化膜からなる絶縁膜18に改質する。この際
、下部電極として使用する半導体領域Tの一部がTiと
の合金膜に変化しても構わがい。しかる後、絶縁膜18
上に上部電極9を形成したのち、コンデンサを保護する
絶縁膜11を該半導体基板の主表面側に形成することに
より、第4図(C)に示す構造のコンデンサを製造する
ことができる。
このようにして製造されたコンデンサにおいても、上述
した実施例と同様の効果が得られる。
した実施例と同様の効果が得られる。
第5図は一例として、実際にSt 酸化膜中にイオン注
入法によりTi を導入した試料を熱処理したときのシ
リコン酸化膜のシート抵抗値と熱処理温度との関係を示
したものである。Tiは加速電圧50 kVで1×10
個/cIn 打ち込んだ。シート抵抗値は、熱処
理温度が600℃のとき急増し、Tiが導入されて低抵
抗化したシリコン酸化膜は再び絶縁膜となる。なお、第
5図中、Xlはイオン注入直後を示す。
入法によりTi を導入した試料を熱処理したときのシ
リコン酸化膜のシート抵抗値と熱処理温度との関係を示
したものである。Tiは加速電圧50 kVで1×10
個/cIn 打ち込んだ。シート抵抗値は、熱処
理温度が600℃のとき急増し、Tiが導入されて低抵
抗化したシリコン酸化膜は再び絶縁膜となる。なお、第
5図中、Xlはイオン注入直後を示す。
また、第6図は同試料内のTi の深さ方向分布の熱処
理温度依存性をオージェ電子分光分析法によシしらべた
結果である。ここで、600℃の熱処理を施すと、シリ
コン酸化膜中のシリコンSlが減少する代わりに酸素(
0)が増加しておシ、5i02 + Ti −+ Ti
O2+Siなる反応が起こることによシ、シリコン酸化
膜がチタン酸化膜に変化することがわかる。ただし、第
6図において横軸はスパッタリング時間(分)、縦軸は
原子量(%)がそれぞれとってあり、実線はTi の特
性曲線、−点鎖線は0の特性曲線、点線はStの特性曲
線である。そして、同図(a)はイオン注入直後のグラ
フであり、同図伽)〜(d)はそれぞれ熱処理温度50
0℃、600℃、700℃のグラフである。
理温度依存性をオージェ電子分光分析法によシしらべた
結果である。ここで、600℃の熱処理を施すと、シリ
コン酸化膜中のシリコンSlが減少する代わりに酸素(
0)が増加しておシ、5i02 + Ti −+ Ti
O2+Siなる反応が起こることによシ、シリコン酸化
膜がチタン酸化膜に変化することがわかる。ただし、第
6図において横軸はスパッタリング時間(分)、縦軸は
原子量(%)がそれぞれとってあり、実線はTi の特
性曲線、−点鎖線は0の特性曲線、点線はStの特性曲
線である。そして、同図(a)はイオン注入直後のグラ
フであり、同図伽)〜(d)はそれぞれ熱処理温度50
0℃、600℃、700℃のグラフである。
なお、上述の実施例では、シリコン酸化膜中ヘイオン注
入する金属元集とし、てTiを用いる場合について示し
たが、本発明は、これに限定されるものではなく、Tl
の他にpbまたはTa等の元素を用いたり、TiとBa
(バリウム)やTiとSr(ストロンチウム)の2種の
元素を用いることもできる。また、シリコン半導体基板
も単結晶以外に多結晶或は非晶質のものを用いたり、さ
らに、単結晶、多結晶或は非晶質のシリコン半導体薄膜
の下地となる物質も絶縁膜に限らず、シリコン半導体基
板等であってもよく、幾多の変更が可能である。
入する金属元集とし、てTiを用いる場合について示し
たが、本発明は、これに限定されるものではなく、Tl
の他にpbまたはTa等の元素を用いたり、TiとBa
(バリウム)やTiとSr(ストロンチウム)の2種の
元素を用いることもできる。また、シリコン半導体基板
も単結晶以外に多結晶或は非晶質のものを用いたり、さ
らに、単結晶、多結晶或は非晶質のシリコン半導体薄膜
の下地となる物質も絶縁膜に限らず、シリコン半導体基
板等であってもよく、幾多の変更が可能である。
〔発明の効果〕
以上説明したように、本発明によれば、コンデンサの誘
電体母材として膜質の優れたシリコン酸化膜を使用する
ことによシ、コンデンサの電気的特性の安定化と歩留ま
りの改善が図れる。また、誘電率の大きいチタン酸化物
等の金属酸化膜を誘電体として用いるだけでなく、その
母材の厚さを予め極めて薄くして形成するととができる
ので、コンデンサの単位面積あたりの静電容量を増大さ
せることができる。従って、集積回路内でのコンデンサ
の占める面積を大幅に削減することができ、アナログ集
積回路の高集積化が図れる効果がある。
電体母材として膜質の優れたシリコン酸化膜を使用する
ことによシ、コンデンサの電気的特性の安定化と歩留ま
りの改善が図れる。また、誘電率の大きいチタン酸化物
等の金属酸化膜を誘電体として用いるだけでなく、その
母材の厚さを予め極めて薄くして形成するととができる
ので、コンデンサの単位面積あたりの静電容量を増大さ
せることができる。従って、集積回路内でのコンデンサ
の占める面積を大幅に削減することができ、アナログ集
積回路の高集積化が図れる効果がある。
第1図は本発明によるコンデンサの製造方法の一実施例
を示す工程断面図、第2図ないし第4図はそれぞれ本発
明の他の実施例を示す工程断面図、第5図は本発明の実
施例に供する実際に81酸化膜中にイオン注入法により
Tiを導入した試料を熱処理したときのシリコン酸化膜
のシート抵抗値と熱処理温度との関係を示した図、第6
図は同試料内のTiの深さ方向分布をオージェ電子分光
分析法によりしらべた結果を示す図、第7図及び第8図
はそれぞれ従来のコンデンサの製造力□法の一例を示す
工程断面図である0 1・・・・シリコン単結晶半導体基板、2・・・・第1
の絶縁膜、7・・・・第1或は第2の導電形の高不純物
濃度の半導体領域、7a ・・・・合金層、7b・・・
・半導体領域層、8・・・・第2の絶縁膜(シリコン酸
化膜〕、9・・・・上部電極、10.11・・・・絶縁
膜、12・・・拳下部電極の母材となる半導体層、12
a ・・・・半導体層、12b ・・・・合金層、1
3・・・・Tiイオン、14・・・・チタン酸化物から
なる絶縁膜(誘電体膜)、15・・・・第2の絶縁膜(
シリコン酸化膜〕、16・・・・上部電極、1T・・・
・絶縁膜、18・・・・チタン酸化膜。 特許出願人 日本電信電話株式会社
を示す工程断面図、第2図ないし第4図はそれぞれ本発
明の他の実施例を示す工程断面図、第5図は本発明の実
施例に供する実際に81酸化膜中にイオン注入法により
Tiを導入した試料を熱処理したときのシリコン酸化膜
のシート抵抗値と熱処理温度との関係を示した図、第6
図は同試料内のTiの深さ方向分布をオージェ電子分光
分析法によりしらべた結果を示す図、第7図及び第8図
はそれぞれ従来のコンデンサの製造力□法の一例を示す
工程断面図である0 1・・・・シリコン単結晶半導体基板、2・・・・第1
の絶縁膜、7・・・・第1或は第2の導電形の高不純物
濃度の半導体領域、7a ・・・・合金層、7b・・・
・半導体領域層、8・・・・第2の絶縁膜(シリコン酸
化膜〕、9・・・・上部電極、10.11・・・・絶縁
膜、12・・・拳下部電極の母材となる半導体層、12
a ・・・・半導体層、12b ・・・・合金層、1
3・・・・Tiイオン、14・・・・チタン酸化物から
なる絶縁膜(誘電体膜)、15・・・・第2の絶縁膜(
シリコン酸化膜〕、16・・・・上部電極、1T・・・
・絶縁膜、18・・・・チタン酸化膜。 特許出願人 日本電信電話株式会社
Claims (2)
- (1)下地の表面に単結晶、多結晶或は非晶質のシリコ
ン半導体薄膜を形成する工程と、前記半導体薄膜の主表
面に酸化膜を形成する工程と、前記酸化膜中に少なくと
もチタン、タンタルまたは鉛のいずれか1つの金属をイ
オン注入した後、熱処理により金属酸化膜を生成する工
程とを少なくとも含むことを特徴とするコンデンサの製
造方法。 - (2)単結晶、多結晶或は非晶質のシリコン半導体基板
の主表面に酸化膜を形成する工程と、前記酸化膜中に少
なくともチタン、タンタルまたは鉛のいずれか1つの金
属をイオン注入した後、熱処理により金属酸化膜を生成
する工程とを少なくとも含むことを特徴とするコンデン
サの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1956888A JPH01196154A (ja) | 1988-02-01 | 1988-02-01 | コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1956888A JPH01196154A (ja) | 1988-02-01 | 1988-02-01 | コンデンサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196154A true JPH01196154A (ja) | 1989-08-07 |
Family
ID=12002897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1956888A Pending JPH01196154A (ja) | 1988-02-01 | 1988-02-01 | コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196154A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063668A1 (en) * | 2001-02-06 | 2002-08-15 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of producing semiconductor device |
-
1988
- 1988-02-01 JP JP1956888A patent/JPH01196154A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063668A1 (en) * | 2001-02-06 | 2002-08-15 | Matsushita Electric Industrial Co., Ltd. | Method of forming insulating film and method of producing semiconductor device |
| JP2002314074A (ja) * | 2001-02-06 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法及び半導体装置の製造方法 |
| US6734069B2 (en) | 2001-02-06 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Method of forming a high dielectric constant insulating film and method of producing semiconductor device using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464701A (en) | Process for making high dielectric constant nitride based materials and devices using the same | |
| US5929475A (en) | Capacitor for integrated circuit and its fabrication method | |
| KR920005320B1 (ko) | 캐패시터 및 그 제조방법 | |
| US6017791A (en) | Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer | |
| US5891798A (en) | Method for forming a High dielectric constant insulator in the fabrication of an integrated circuit | |
| EP0096773B1 (en) | Method of making high dielectric constant insulators and capacitors using same | |
| US6734068B2 (en) | Method to form silicates as high dielectric constant materials | |
| US20010019874A1 (en) | Capacitor for integrated circuit and its fabrication method | |
| JPH04279053A (ja) | 高値タンタル酸化物コンデンサ | |
| JPH0936309A (ja) | 容量素子の製造方法 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| JP2861129B2 (ja) | 半導体装置 | |
| EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
| US7122419B2 (en) | Capacitor and fabrication method thereof | |
| JP2001196368A (ja) | 薄膜誘電体を備えた電界効果デバイスおよびコンデンサを作製する方法およびその結果得られるデバイス | |
| JPH01196154A (ja) | コンデンサの製造方法 | |
| US6489196B1 (en) | Method of forming a capacitor with high capacitance and low voltage coefficient | |
| JPS60193333A (ja) | 半導体装置の製造方法 | |
| JP3415476B2 (ja) | 半導体装置の製造方法 | |
| JPH08293581A (ja) | 強誘電体薄膜キャパシタ | |
| JPS6130018A (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH0367346B2 (ja) | ||
| JPS61265856A (ja) | キャパシタおよびその製造方法 | |
| JP2776115B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPS6367333B2 (ja) |