JPS6367333B2 - - Google Patents
Info
- Publication number
- JPS6367333B2 JPS6367333B2 JP57210264A JP21026482A JPS6367333B2 JP S6367333 B2 JPS6367333 B2 JP S6367333B2 JP 57210264 A JP57210264 A JP 57210264A JP 21026482 A JP21026482 A JP 21026482A JP S6367333 B2 JPS6367333 B2 JP S6367333B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tantalum oxide
- oxide film
- capacitor
- tantalum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体装置の製造方法のうち、酸化タ
ンタル（Ta2O5）からなる誘電体膜の形成方法に
関する。
ンタル（Ta2O5）からなる誘電体膜の形成方法に
関する。
(b) 従来技術と問題点
半導体集積回路（IC）は益々高密度化、高集
積化されてLSI、VLSIが開発製造されるように
なつてきた。従つて、ICを構成する素子も極め
て微細化されており、例えば一個のMOS型半導
体素子は10平方ミクロン程度の面積内に納められ
ている。
積化されてLSI、VLSIが開発製造されるように
なつてきた。従つて、ICを構成する素子も極め
て微細化されており、例えば一個のMOS型半導
体素子は10平方ミクロン程度の面積内に納められ
ている。
このような半導体集積回路において、特に半導
体記憶装置は高集積化されて64KRAMや
256KRAMが作成され、これらは一個のMOS型
半導体素子と一個のキヤパシタ（容量素子）とが
組合わされた単純な構造のメモリセルからなるも
のである。
体記憶装置は高集積化されて64KRAMや
256KRAMが作成され、これらは一個のMOS型
半導体素子と一個のキヤパシタ（容量素子）とが
組合わされた単純な構造のメモリセルからなるも
のである。
かようなメモリセルの断面図例を第１図に示し
ており、これはスタツク型１トランジスタメモリ
と呼ばれてMOS型半導体素子１上にキヤパシタ
２が積み重ねられた構造で、キヤパシタ２は誘電
体膜３を電極４，５の間に介在させた構造となつ
ている。また、その他の構造の１トランジスタメ
モリセルもこのような誘電体膜が必要なことは言
うまでもない。
ており、これはスタツク型１トランジスタメモリ
と呼ばれてMOS型半導体素子１上にキヤパシタ
２が積み重ねられた構造で、キヤパシタ２は誘電
体膜３を電極４，５の間に介在させた構造となつ
ている。また、その他の構造の１トランジスタメ
モリセルもこのような誘電体膜が必要なことは言
うまでもない。
ところで、このような誘電体膜として、従来は
一般に二酸化シリコン（SiO2）膜を利用してお
り、時には窒化シリコン（Si3N4）も用いられて
いるが、上記のように全体が微細化されてくる
と、同一のキヤパシタンス（容量値）を保持する
ためには面積が小さくなる程その膜厚を薄くしな
ければならない。しかし、余り薄くなると絶縁性
を保つことが難しくなつて、その点から二酸化シ
リコン膜より誘電率（ε）の大きい酸化タンタル
膜が注目されている。即ち、誘電率が大きくなれ
ば膜厚を厚くしてもキヤパシタンスは変わらなく
なるからである。その酸化タンタル膜の誘電率は
二酸化シリコン膜が3.8、窒化シリコン膜が６に
対して、酸化タンタル膜は27と極めて大きいこと
が知られている。
一般に二酸化シリコン（SiO2）膜を利用してお
り、時には窒化シリコン（Si3N4）も用いられて
いるが、上記のように全体が微細化されてくる
と、同一のキヤパシタンス（容量値）を保持する
ためには面積が小さくなる程その膜厚を薄くしな
ければならない。しかし、余り薄くなると絶縁性
を保つことが難しくなつて、その点から二酸化シ
リコン膜より誘電率（ε）の大きい酸化タンタル
膜が注目されている。即ち、誘電率が大きくなれ
ば膜厚を厚くしてもキヤパシタンスは変わらなく
なるからである。その酸化タンタル膜の誘電率は
二酸化シリコン膜が3.8、窒化シリコン膜が６に
対して、酸化タンタル膜は27と極めて大きいこと
が知られている。
しかしながら、酸化タンタル膜は二酸化シリコ
ン膜と比べて漏れ電流が多く絶縁性が悪いのが次
点で、未だ余り使用されていない状況にある。
ン膜と比べて漏れ電流が多く絶縁性が悪いのが次
点で、未だ余り使用されていない状況にある。
(c) 発明の目的
本発明はこのような酸化タンタル膜の絶縁性を
改善する形成方法を提案するものである。
改善する形成方法を提案するものである。
(d) 発明の構成
その目的は、基板上に形成した酸化タンタル膜
に、酸素分子イオンあるいは酸素原子イオンを注
入してアモルフアスな酸化タンタル膜とする工程
が含まれる製造方法によつて達成することができ
る。
に、酸素分子イオンあるいは酸素原子イオンを注
入してアモルフアスな酸化タンタル膜とする工程
が含まれる製造方法によつて達成することができ
る。
(e) 発明の実施例
以下、図面を参照して一実施例によつて詳しく
説明する。第２図ないし第３図は工程順断面図を
示しており、第２図は半導体基板１０上に一部分
絶縁膜１１を介して多結晶シリコン膜１２（キヤ
パシタの一方の電極）を被着し、その上にスパツ
タ法または気相成長法で膜厚100〜200Åのタンタ
ル膜１３を被着した図である。
説明する。第２図ないし第３図は工程順断面図を
示しており、第２図は半導体基板１０上に一部分
絶縁膜１１を介して多結晶シリコン膜１２（キヤ
パシタの一方の電極）を被着し、その上にスパツ
タ法または気相成長法で膜厚100〜200Åのタンタ
ル膜１３を被着した図である。
次いで、第３図に示すように500〜600℃の酸化
気流中で処理してタンタル膜１３を酸化タンタル
膜１４に変える。また、第２図の工程を経ない
で、直接に膜厚200〜500Åの酸化タンタル膜１４
を被着してもよい。それにはタンタル膜を酸素ガ
スを用いてリアクテイブスパツタすれば形成でき
る。
気流中で処理してタンタル膜１３を酸化タンタル
膜１４に変える。また、第２図の工程を経ない
で、直接に膜厚200〜500Åの酸化タンタル膜１４
を被着してもよい。それにはタンタル膜を酸素ガ
スを用いてリアクテイブスパツタすれば形成でき
る。
次いで、第４図に示すように酸化タンタル膜１
４中に１〜20KeVの低加速エネルギーで酸素分
子イオン（O2 +）を注入する。注入量は1016〜
1018／cm2とし、低加速大電流型イオン注入装置を
使用して注入する。このようにして過剰の酸素を
注入すると、酸化タンタル（Ta2O5）結晶が破壊
されてもアモルフアスとなり、たとえ高温アニー
ルしても結晶化しにくい緻密な膜質がえられる。
且つ、絶縁度は二酸化シリコン膜に近くなつて著
しく向上する。これは、従来は未結合なタンタル
が存在して熱処理によつて結晶化し、それが絶縁
性低下の原因になつていたが、本発明ではそれが
なくなるものと考えられる。
４中に１〜20KeVの低加速エネルギーで酸素分
子イオン（O2 +）を注入する。注入量は1016〜
1018／cm2とし、低加速大電流型イオン注入装置を
使用して注入する。このようにして過剰の酸素を
注入すると、酸化タンタル（Ta2O5）結晶が破壊
されてもアモルフアスとなり、たとえ高温アニー
ルしても結晶化しにくい緻密な膜質がえられる。
且つ、絶縁度は二酸化シリコン膜に近くなつて著
しく向上する。これは、従来は未結合なタンタル
が存在して熱処理によつて結晶化し、それが絶縁
性低下の原因になつていたが、本発明ではそれが
なくなるものと考えられる。
次いで、第５図に示すように他方の電極となる
多結晶シリコン膜１５を被着してキヤパシタが完
成する。このようにすれば、誘電率のよい酸化タ
ンタル膜を誘電体にした絶縁性のよいキヤパシタ
を形成することができる。
多結晶シリコン膜１５を被着してキヤパシタが完
成する。このようにすれば、誘電率のよい酸化タ
ンタル膜を誘電体にした絶縁性のよいキヤパシタ
を形成することができる。
また、酸素分子イオン（O2 +）を注入する代わ
りに、酸素原子イオン（O+）を注入しても同様
である。更に、注入の加速エネルギーは酸化タン
タル膜の膜厚によつて変化させて、均一に注入す
ることが必要である。
りに、酸素原子イオン（O+）を注入しても同様
である。更に、注入の加速エネルギーは酸化タン
タル膜の膜厚によつて変化させて、均一に注入す
ることが必要である。
(f) 発明の効果
以上の説明から判るように、本発明によれば誘
電率のよい酸化タンタル膜を誘電体にしたキヤパ
シタを用いることが可能になり、高密度化する
ICメモリの特性並びに信頼性の向上に役立つも
のである。
電率のよい酸化タンタル膜を誘電体にしたキヤパ
シタを用いることが可能になり、高密度化する
ICメモリの特性並びに信頼性の向上に役立つも
のである。
第１図は１トランジスタメモリセルの断面図
例、第２図ないし第５図は本発明にかかる一実施
例の形成工程順断面図である。 図中、１はMOS型半導体素子、２はキヤパシ
タ、３は誘電体膜、４，５は電極、１０は半導体
基板、１１は絶縁膜、１２，１５は多結晶シリコ
ン膜（電極）、１３はタンタル膜、１４は酸化タ
ンタル膜を示している。
例、第２図ないし第５図は本発明にかかる一実施
例の形成工程順断面図である。 図中、１はMOS型半導体素子、２はキヤパシ
タ、３は誘電体膜、４，５は電極、１０は半導体
基板、１１は絶縁膜、１２，１５は多結晶シリコ
ン膜（電極）、１３はタンタル膜、１４は酸化タ
ンタル膜を示している。
Claims (1)
- １ 基板上に形成した酸化タンタル膜に、酸素分
子イオンあるいは酸素原子イオンを注入してアモ
ルフアスな酸化タンタル膜とする工程が含まれて
なることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210264A JPS5999726A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210264A JPS5999726A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999726A JPS5999726A (ja) | 1984-06-08 |
| JPS6367333B2 true JPS6367333B2 (ja) | 1988-12-26 |
Family
ID=16586502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57210264A Granted JPS5999726A (ja) | 1982-11-29 | 1982-11-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999726A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335570B1 (en) | 1990-07-24 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming insulating films, capacitances, and semiconductor devices |
| DE69125323T2 (de) * | 1990-07-24 | 1997-09-25 | Semiconductor Energy Lab | Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen |
-
1982
- 1982-11-29 JP JP57210264A patent/JPS5999726A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5999726A (ja) | 1984-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5780115A (en) | Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments | |
| US6306742B1 (en) | Method for forming a high dielectric constant insulator in the fabrication of an integrated circuit | |
| US5569619A (en) | Method for forming a capacitor of a semiconductor memory cell | |
| US5202280A (en) | Method for fabricating a semiconductor device | |
| JPS63217657A (ja) | 半導体基板の製造方法 | |
| JPS6367333B2 (ja) | ||
| JPH061786B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JP3242732B2 (ja) | キャパシタ | |
| US6770574B2 (en) | Method of forming a dielectric layer | |
| JPH0656877B2 (ja) | 酸化タンタル薄膜の製造方法 | |
| JPH0380562A (ja) | 薄膜コンデンサの製造方法 | |
| KR100312996B1 (ko) | 반도체장치의절연막제조방법 | |
| JPH0367346B2 (ja) | ||
| JPH05343617A (ja) | 半導体記憶装置 | |
| JPS60107838A (ja) | 半導体装置の製造方法 | |
| JPS62130550A (ja) | Ｍｉｓ型キヤパシタの製造方法 | |
| JPH04196435A (ja) | 半導体装置の製造方法 | |
| KR0144887B1 (ko) | 반도체 장치의 유전체막 형성방법 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPH05275368A (ja) | 半導体装置の製造方法 | |
| JPH01196154A (ja) | コンデンサの製造方法 | |
| KR19980065739A (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| JPH02290079A (ja) | 半導体装置の製造方法 | |
| JPH01292860A (ja) | 半導体装置およびその製造方法 |