JPH01196182A - フォトダイオード - Google Patents
フォトダイオードInfo
- Publication number
- JPH01196182A JPH01196182A JP63021781A JP2178188A JPH01196182A JP H01196182 A JPH01196182 A JP H01196182A JP 63021781 A JP63021781 A JP 63021781A JP 2178188 A JP2178188 A JP 2178188A JP H01196182 A JPH01196182 A JP H01196182A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- contact
- light absorption
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
従来より、たとえは、第１２図に示すようなＰＩＮ構造
のフォ１へタイオートが多く使用されている。すなわち
、このフォトタイオードは、ｎ＋−１ｎＰ基板３］にｎ
−ＩｎＰバッファＪ！３２、ｎ −１ｎＧａ人ｓＰ光吸
収層３３、及びｎ−１ｎＰウィンド層３４を順次結晶成
長させた積Ｒ構造を持ち、ＳｉＯ□膜３６をマスクとし
て直径約１００μｍ程度の円形領域にＺｎを拡散するこ
とにより形成された１）＋領域３７を有するとともに、
このｐ＋領領域周縁に形成されたｐ−電極３８と、基板
３１の裏面に形成されたｎ−電極３つとを有する。
のフォ１へタイオートが多く使用されている。すなわち
、このフォトタイオードは、ｎ＋−１ｎＰ基板３］にｎ
−ＩｎＰバッファＪ！３２、ｎ −１ｎＧａ人ｓＰ光吸
収層３３、及びｎ−１ｎＰウィンド層３４を順次結晶成
長させた積Ｒ構造を持ち、ＳｉＯ□膜３６をマスクとし
て直径約１００μｍ程度の円形領域にＺｎを拡散するこ
とにより形成された１）＋領域３７を有するとともに、
このｐ＋領領域周縁に形成されたｐ−電極３８と、基板
３１の裏面に形成されたｎ−電極３つとを有する。
しかしながら、このような構造の従来のフォトダイオー
ドでは、同一基板」二に光素子と電子素子とを集積する
という光−電子集積回路（○ＥＩＣ）化に対応てきない
という問題がある。また、導電性基板やホンディンク・
パットに起因する寄生容量による応答速度の劣化も問題
である。 この発明は、導電性基板等による寄生容量を除去し高速
化を図るとともに、０ＥＩＣ化にも対応できる構造のフ
ォトタイオート 目的とする。 ［問題点を解決するための手段］ この発明によるフォトタイオードは、半絶縁性の基板と
、該基板の一表面上に順次結晶成長させられた一導電型
のバッファ層、該バッファ層と同一導電型のコンタクト
層、上記と同一導電型の光吸収層及びウィンド層と、上
記ウィンド層表面より設（−）られな上記とは反対導電
型の高不純物濃度領域と、該高不純物濃度領域の表面周
縁に形成された電極と、上記表面側より上記コンタク１
〜層まで掘り下けられた部分において該コンタクト層に
接触するように形成された電極とからなる。
ドでは、同一基板」二に光素子と電子素子とを集積する
という光−電子集積回路（○ＥＩＣ）化に対応てきない
という問題がある。また、導電性基板やホンディンク・
パットに起因する寄生容量による応答速度の劣化も問題
である。 この発明は、導電性基板等による寄生容量を除去し高速
化を図るとともに、０ＥＩＣ化にも対応できる構造のフ
ォトタイオート 目的とする。 ［問題点を解決するための手段］ この発明によるフォトタイオードは、半絶縁性の基板と
、該基板の一表面上に順次結晶成長させられた一導電型
のバッファ層、該バッファ層と同一導電型のコンタクト
層、上記と同一導電型の光吸収層及びウィンド層と、上
記ウィンド層表面より設（−）られな上記とは反対導電
型の高不純物濃度領域と、該高不純物濃度領域の表面周
縁に形成された電極と、上記表面側より上記コンタク１
〜層まで掘り下けられた部分において該コンタクト層に
接触するように形成された電極とからなる。
高不純物濃度領域と光吸収層との界面にｐｎ接合か形成
される。そして一方の電極はこの高不純物濃度領域に接
触しており、他方の電極はコンタク１〜層を介して光吸
収層に接続されている。 そこて、これらの電極を介して上記ｐＨ接合に対して逆
バイアス電圧を印加すると、光吸収層が空乏層化する。 この空乏層化した光吸収層に光が入射するとその光は吸
収され、電子−正孔対か発生する。この電子−正孔対は
、空乏層化しゾご光吸収層内の電界て分離・ドリフ１へ
されて光電流となり、上記２つの電極より取り出される
。
される。そして一方の電極はこの高不純物濃度領域に接
触しており、他方の電極はコンタク１〜層を介して光吸
収層に接続されている。 そこて、これらの電極を介して上記ｐＨ接合に対して逆
バイアス電圧を印加すると、光吸収層が空乏層化する。 この空乏層化した光吸収層に光が入射するとその光は吸
収され、電子−正孔対か発生する。この電子−正孔対は
、空乏層化しゾご光吸収層内の電界て分離・ドリフ１へ
されて光電流となり、上記２つの電極より取り出される
。
この発明の好ましい一つの実施例にがかるフォ１−タイ
オートは、第１図のような構造に作られている。すなわ
ち、半絶縁性のＩｎＰ基板（ＳＩ−ＩｎＰ基板）１の一
表面上に順次結晶成長させられたｎ−一■ｎＰバッファ
層２、ｎ”−ＩｎＧａＡｓ層または醒−ＩｎＧａＡｓＰ
層で・なるｎ４−コンタク１〜層３、ｎ−−ＩｎＧａＡ
ｓ光吸収Ａｓ光びｎ−−Ｉ「ＩＰ（または５Ｉ−１ｎＰ
）ウィンド層５の積層構造を有する。そして表面側には
Ｚｎを円形に拡散させて形成された耐領域６を有する。 このｐ＋領域６の両脇は表面側より掘り下げられており
、一方の脇には上記「１−−■ｎＰバッファ層２の表面
にまて到達する５Ｉ−１ｎＰ埋込層７が、他方の脇には
上記１１’−コンタクＩ−層３の表面に接触するよう該
コンタク１−層３の上にｎ−電極１２か設けられている
。さらにこのｎ −１ｎＰウィント層５、■）＋領域６
．５ｌ−１ｎＰ埋込層７の表面及びｎ−電極１２側の側
壁面には、パッシベイション膜（ＳｉＮｘ等よりなる〉
８が形成されており、このパッシベイション膜８に設け
られたコンタク１−ポールを介してｐ”領域６の表面に
接触するようにリング型にｐ−電極１０が取り付けられ
ており、この電極１０には５Ｉ−１ｎＰ埋込層７の表面
側に延びているポンチインク パッド１１か連続してい
る。 このような構造のフォトタイオードでは、電極］０、コ
２を介して印加される逆バイアス電圧によりｎ −１ｎ
ＧａＡｓ光吸収層４か空乏層化する。この空乏層化した
ｎ″′−ＩｎＧａＡｓ光吸収Ａｓ光対して、ＩｎＧａＡ
ｓのハンｌ−’ギャップ以上の光子エネルキーを持つ光
か入射すると、その光は吸収されて第２図に示すように
ｎ”’ −１ｎＧａＡｓ光吸収層４に電子−正孔対が発
生ずる。この電子−正孔対は、空乏層化したｎ−−１ｎ
Ｇａ、Ａｓ光光吸収層内内電界で分離・ドリフトされて
光電流となり、電極１０．１２より取り出される。 上記の構造のフォｌ−タイオートはたとえは次のように
して作られる。まず第３図のように、５Ｉ−ＩｎＰ基板
基板衣面上に、結晶成長によってｎ −ＩｎＰバッファ
層２、ｎ４−コンタクト層３、ｎ−−１ｎＧａＡｓ光吸
収層４、及びｎ−１ｎＰウィンド層５を順次形成する。 次に、ｎ”−１ｎＰつ、イン１−層５上にＳｉＮｘ膜８
を形成し、エツヂンクマスク形成のためのパターニング
を行なう。そしてケミカルエツチンク゛またはドライエ
ッチンク法（たとえばＲＩＥ法など）によりｎ−−１ｎ
Ｐバッファ層２まて垂直方向にエツチングして、第４図
に示すように一定の間隔を置いた溝２１を形成する。そ
の後、同しマスクを用いてこの溝２１を半絶縁性１ｎＰ
で埋め込み、第５図に示すようなＳ Ｉ −ＩｎＰ埋込
層７を形成する。 次に、この５ｊＮｘ膜８（第４図）を除去し、再ひＳＩ
Ｎχ膜８を形成しパターニングを行なって第５図のよう
な、直径１００μｍはとの円形の穴を有するＳｉＮｘ膜
８によるマスクをつくり、このマスクによってＺｎ（ま
たはＣｄ）を選択拡散し、ｎ−−ＴｎＧａＡｓ光吸収層
４に少し入り込む程度の深さにｐ＋領域６を形成する。 この５ｊＮｘ膜８を再び除去し、再度ＳｉＮｘ膜８（第
６図参照）を膜利した後、エツチングマスク形成のため
のパターニングをする。そしてドライまたはケミカルエ
ツチング法により垂直方向にｎ＋−コンタク１−層３ま
でエツチングして第６図に示すような溝２２を作る。そ
の後、リフト・オフ法などの手法によりｐ″領域６上に
、このｐ＋領域６に接触するよう、このｐ＋領域６に対
して同心円状のｐ−電極］０を形成する（第６図参照）
。 さらに、第６図のように形成された全表面に第７図に示
ずようにＳ Ｉ Ｎ ｘ膜８を形成した後、フォトレシ
ス）・２３をマスクとして、講２２の底部のＳｉＮｘ膜
８を、ＲＩＥ法等によりＳｉ−１ｎＰ基板１に垂直方向
にエツチングする。Ｒ，ＩＥ法の場合、エツチングの方
向性か良好であるため、ＳｉＮｘ膜８は基板］に垂直な
方向にのみエツチングされ、溝２２の底部のＳｉＮｘ膜
８のみが除去されて溝２２の側壁面のＳ ｊ−Ｎχ膜８
はそのまま残る。 次に、フォトレジス１へ２３を除去した後、フォー７＝ トリソクラフイによりｐ−電極ＩＯ上のＳｉＮｘ膜８（
第７図）のみをエツチングして取り去り、このような状
態でＴｉ／Ａｕ等の金属を表面全面に蒸着する。 そして斜めイオンミリング法等の方法により、溝２２の
側壁のＳｉＮｘ膜８上に蒸着された金属層を除去する。 こうして第８図のように分離されたホンディング・パッ
ド１］とｎ−電極１２とか形成される。 その後、ボンデインク・パッド１１をパターニングして
第９図のようにし、溝２２の底部のｎ−電＠１２の部分
とＳ ｌ−１ｎＰ埋込層７の部分とにおいて切断してペ
レットに切り出せは、第１図のような構造のフォトタイ
オードが完成する。 なお、この実施例では５Ｉ−１ｎＰ埋込層７を設けてい
るか、第１０図のようにＳ Ｉ −１ｎＰ埋込層７用の
溝（第４図の２１）自体を設けずに５Ｉ−ＩｎＰ埋込層
を設けなかったり、あるいは第１１図のようにＳ Ｉ
−１ｎＰ埋込層７用の溝（第４図の２１〉自体は設ける
がこの溝を５Ｉ−１ｎＰ埋込層７で埋め込むことはせず
に側壁面から５Ｉ−ＴｎＰ基板１の表面にまでポンティ
ング・パッド１１を延はずことも考えられる。 これら実施例では、半絶縁性のＩｎＰ基板１を使用して
いるため、このフォトタイオートとその動作に必要なＰ
ＵＴ等の電子素子とを同一基板」二に集積でき、しかも
寄生容量を低減できる。ずなわち、光素子とその動作に
必要な電子回路とを同一基板上に集積する○ＥＩＣは、
従来の個別光素子を使用する際に問題になる配線インタ
フタンスや寄生容量などの影響を取り除き、応答速度、
雑音特性など光素子の動作特性を大幅に改善できること
から、将来の光通信及び情報処理の分野にお（つる新し
い光テハイスの形態として注目されているところである
が、この○ＥＩＣにおいては■光素子の導電性基板」二
に絶縁層を設けてその」二にＦＥ工なとの電子素子を集
積する縦形集積構造と、■半絶縁性基板上に光素子と電
子素子とを集積する横形集積構造とか考えられる。■の
場合には電子素子下部の光素子導電性基板による寄生容
量のため、応答速度か劣化するという問題かあり、これ
に対して■の場合には光素子に比べて電子素子の厚さが
薄いために段差が発生して〕才１〜リソグラフィに支障
をきたすことがあるが、この点は製造プロセスの改善に
より克服でき、そのため、■の構造が主流になりつつあ
る。上記のように半絶縁性の基板を用いてフォ１−タイ
オードを形成するようにしたため、この■の構造の０Ｅ
ＩＣ化が可能になった。 また、高速応答性の実現のためには素子自体の容量を小
さくすることが必要であり、そのためにはボンデインク
・パッドによる浮遊容量をできる限り小さくすることが
重要である。ここでは、ホンディング・パッドコ］を５
Ｉ−１ｎＰ埋込層７上に配置したり（第１図）、５Ｉ−
１ｎＰ基板１上に配置する（第１１図）ことにより、こ
のホンディング・パッド１１による浮遊容量を排除する
ようにしている。 さらに、ｎ−−１ｎＧａＡｓ光吸収層４内の転移等の結
晶欠陥は、暗電流増加や感度低下の原因になるが、ｎ’
−−ＩｎＰバッファ層２を５Ｉ−１ｎＰ基板１上に形−
１０＝ 成したため、５Ｉ−ＴｎＰ基板１がらの転移の伝播を防
ぐことができるとともに、安定な表面が得られることか
らその上に結晶性のよい成長を行なってｎ＋−コンタク
ト層３等を形成できる。 ｎ＋−コンタクト層３はｎ＋−１ｎＧａＡｓ層または耐
−ＩｎＧａ、ＡｓＰ層によって作られるが、特にｎ”−
１ｎＧａＡｓ層の場合は、ＩｎＧａＡｓのバンドギャッ
プが小さく、また高濃度のトービンクが可能であること
がら、低オーミツクコンタクトが得られる。このため、
直列抵抗も小さくなって高速応答性の点では好ましい。 ｎ−−■ｎＧａＡｓ光吸収層４が完全に空乏層化されて
いない場合には、空乏層の外側の中性領域で発生した小
数キャリアは拡散長以外の領域では再結合により消滅す
る。拡散長以内で発生した小数キャリアについては、空
乏層端まで拡散してがら空乏層内の高電界でドリフトし
て反対側の空乏層端に着く。拡散時間は、ドリフ１〜に
ょる空乏層内の走行時間に比べて一般に長いため、この
拡散電流成分は高速応答時には光信号に追随できす、光
電流には寄与しない。したがって、光電流に寄与するの
は、空乏層内で吸収された光のみである。以上のことか
ら、量子効率を高めるためには、ｎ−〜ＩｎＧａＡｓＩ
ｎＧａＡｓＰ吸収層乏層化する必要かある。 応答速度の観点からも、ｎ−−ＩｎＧａＡｓ光吸収層４
に完全に空乏層化していない中性領域かあると、この領
域が高抵抗層として働くため、素子のＣＲ時定数が大き
くなり、応答速度が遅くなる。そこで、上記の実施例で
は、ｎ−−ＩｎＧａＡｓ光吸収層４のキャリア濃度を１
〜２×１０１５ｃｍ−３として、５■程度の低電圧で３
μ■の厚さのｎ’−ＩｎＧａＡｓ光吸収層４を完全に空
乏層化し、９５％の光を吸収させ有効に光電流に変換す
るようにしている。 また、ｎ−−ＩｎＧａＡｓ光吸収層４上にパッシベイシ
ョン膜８を直接膜付けした場合、表面再結合により量子
効率が低下するので、バントキャップの小さなｎ−−１
ｎＧａＡｓ光吸収層４の上にバンドギャップのより大き
なｎ−−ＩｎＰウィンド層５を成長させ、ｎ−−ＩｎＧ
ａＡｓ光吸収層４とｎ −１ｎＰウィンド層５との間の
界面に正孔に対するエネルキー障壁を形成して上記の表
面再結合による量子効率の低下を防止するようにしてい
る。
オートは、第１図のような構造に作られている。すなわ
ち、半絶縁性のＩｎＰ基板（ＳＩ−ＩｎＰ基板）１の一
表面上に順次結晶成長させられたｎ−一■ｎＰバッファ
層２、ｎ”−ＩｎＧａＡｓ層または醒−ＩｎＧａＡｓＰ
層で・なるｎ４−コンタク１〜層３、ｎ−−ＩｎＧａＡ
ｓ光吸収Ａｓ光びｎ−−Ｉ「ＩＰ（または５Ｉ−１ｎＰ
）ウィンド層５の積層構造を有する。そして表面側には
Ｚｎを円形に拡散させて形成された耐領域６を有する。 このｐ＋領域６の両脇は表面側より掘り下げられており
、一方の脇には上記「１−−■ｎＰバッファ層２の表面
にまて到達する５Ｉ−１ｎＰ埋込層７が、他方の脇には
上記１１’−コンタクＩ−層３の表面に接触するよう該
コンタク１−層３の上にｎ−電極１２か設けられている
。さらにこのｎ −１ｎＰウィント層５、■）＋領域６
．５ｌ−１ｎＰ埋込層７の表面及びｎ−電極１２側の側
壁面には、パッシベイション膜（ＳｉＮｘ等よりなる〉
８が形成されており、このパッシベイション膜８に設け
られたコンタク１−ポールを介してｐ”領域６の表面に
接触するようにリング型にｐ−電極１０が取り付けられ
ており、この電極１０には５Ｉ−１ｎＰ埋込層７の表面
側に延びているポンチインク パッド１１か連続してい
る。 このような構造のフォトタイオードでは、電極］０、コ
２を介して印加される逆バイアス電圧によりｎ −１ｎ
ＧａＡｓ光吸収層４か空乏層化する。この空乏層化した
ｎ″′−ＩｎＧａＡｓ光吸収Ａｓ光対して、ＩｎＧａＡ
ｓのハンｌ−’ギャップ以上の光子エネルキーを持つ光
か入射すると、その光は吸収されて第２図に示すように
ｎ”’ −１ｎＧａＡｓ光吸収層４に電子−正孔対が発
生ずる。この電子−正孔対は、空乏層化したｎ−−１ｎ
Ｇａ、Ａｓ光光吸収層内内電界で分離・ドリフトされて
光電流となり、電極１０．１２より取り出される。 上記の構造のフォｌ−タイオートはたとえは次のように
して作られる。まず第３図のように、５Ｉ−ＩｎＰ基板
基板衣面上に、結晶成長によってｎ −ＩｎＰバッファ
層２、ｎ４−コンタクト層３、ｎ−−１ｎＧａＡｓ光吸
収層４、及びｎ−１ｎＰウィンド層５を順次形成する。 次に、ｎ”−１ｎＰつ、イン１−層５上にＳｉＮｘ膜８
を形成し、エツヂンクマスク形成のためのパターニング
を行なう。そしてケミカルエツチンク゛またはドライエ
ッチンク法（たとえばＲＩＥ法など）によりｎ−−１ｎ
Ｐバッファ層２まて垂直方向にエツチングして、第４図
に示すように一定の間隔を置いた溝２１を形成する。そ
の後、同しマスクを用いてこの溝２１を半絶縁性１ｎＰ
で埋め込み、第５図に示すようなＳ Ｉ −ＩｎＰ埋込
層７を形成する。 次に、この５ｊＮｘ膜８（第４図）を除去し、再ひＳＩ
Ｎχ膜８を形成しパターニングを行なって第５図のよう
な、直径１００μｍはとの円形の穴を有するＳｉＮｘ膜
８によるマスクをつくり、このマスクによってＺｎ（ま
たはＣｄ）を選択拡散し、ｎ−−ＴｎＧａＡｓ光吸収層
４に少し入り込む程度の深さにｐ＋領域６を形成する。 この５ｊＮｘ膜８を再び除去し、再度ＳｉＮｘ膜８（第
６図参照）を膜利した後、エツチングマスク形成のため
のパターニングをする。そしてドライまたはケミカルエ
ツチング法により垂直方向にｎ＋−コンタク１−層３ま
でエツチングして第６図に示すような溝２２を作る。そ
の後、リフト・オフ法などの手法によりｐ″領域６上に
、このｐ＋領域６に接触するよう、このｐ＋領域６に対
して同心円状のｐ−電極］０を形成する（第６図参照）
。 さらに、第６図のように形成された全表面に第７図に示
ずようにＳ Ｉ Ｎ ｘ膜８を形成した後、フォトレシ
ス）・２３をマスクとして、講２２の底部のＳｉＮｘ膜
８を、ＲＩＥ法等によりＳｉ−１ｎＰ基板１に垂直方向
にエツチングする。Ｒ，ＩＥ法の場合、エツチングの方
向性か良好であるため、ＳｉＮｘ膜８は基板］に垂直な
方向にのみエツチングされ、溝２２の底部のＳｉＮｘ膜
８のみが除去されて溝２２の側壁面のＳ ｊ−Ｎχ膜８
はそのまま残る。 次に、フォトレジス１へ２３を除去した後、フォー７＝ トリソクラフイによりｐ−電極ＩＯ上のＳｉＮｘ膜８（
第７図）のみをエツチングして取り去り、このような状
態でＴｉ／Ａｕ等の金属を表面全面に蒸着する。 そして斜めイオンミリング法等の方法により、溝２２の
側壁のＳｉＮｘ膜８上に蒸着された金属層を除去する。 こうして第８図のように分離されたホンディング・パッ
ド１］とｎ−電極１２とか形成される。 その後、ボンデインク・パッド１１をパターニングして
第９図のようにし、溝２２の底部のｎ−電＠１２の部分
とＳ ｌ−１ｎＰ埋込層７の部分とにおいて切断してペ
レットに切り出せは、第１図のような構造のフォトタイ
オードが完成する。 なお、この実施例では５Ｉ−１ｎＰ埋込層７を設けてい
るか、第１０図のようにＳ Ｉ −１ｎＰ埋込層７用の
溝（第４図の２１）自体を設けずに５Ｉ−ＩｎＰ埋込層
を設けなかったり、あるいは第１１図のようにＳ Ｉ
−１ｎＰ埋込層７用の溝（第４図の２１〉自体は設ける
がこの溝を５Ｉ−１ｎＰ埋込層７で埋め込むことはせず
に側壁面から５Ｉ−ＴｎＰ基板１の表面にまでポンティ
ング・パッド１１を延はずことも考えられる。 これら実施例では、半絶縁性のＩｎＰ基板１を使用して
いるため、このフォトタイオートとその動作に必要なＰ
ＵＴ等の電子素子とを同一基板」二に集積でき、しかも
寄生容量を低減できる。ずなわち、光素子とその動作に
必要な電子回路とを同一基板上に集積する○ＥＩＣは、
従来の個別光素子を使用する際に問題になる配線インタ
フタンスや寄生容量などの影響を取り除き、応答速度、
雑音特性など光素子の動作特性を大幅に改善できること
から、将来の光通信及び情報処理の分野にお（つる新し
い光テハイスの形態として注目されているところである
が、この○ＥＩＣにおいては■光素子の導電性基板」二
に絶縁層を設けてその」二にＦＥ工なとの電子素子を集
積する縦形集積構造と、■半絶縁性基板上に光素子と電
子素子とを集積する横形集積構造とか考えられる。■の
場合には電子素子下部の光素子導電性基板による寄生容
量のため、応答速度か劣化するという問題かあり、これ
に対して■の場合には光素子に比べて電子素子の厚さが
薄いために段差が発生して〕才１〜リソグラフィに支障
をきたすことがあるが、この点は製造プロセスの改善に
より克服でき、そのため、■の構造が主流になりつつあ
る。上記のように半絶縁性の基板を用いてフォ１−タイ
オードを形成するようにしたため、この■の構造の０Ｅ
ＩＣ化が可能になった。 また、高速応答性の実現のためには素子自体の容量を小
さくすることが必要であり、そのためにはボンデインク
・パッドによる浮遊容量をできる限り小さくすることが
重要である。ここでは、ホンディング・パッドコ］を５
Ｉ−１ｎＰ埋込層７上に配置したり（第１図）、５Ｉ−
１ｎＰ基板１上に配置する（第１１図）ことにより、こ
のホンディング・パッド１１による浮遊容量を排除する
ようにしている。 さらに、ｎ−−１ｎＧａＡｓ光吸収層４内の転移等の結
晶欠陥は、暗電流増加や感度低下の原因になるが、ｎ’
−−ＩｎＰバッファ層２を５Ｉ−１ｎＰ基板１上に形−
１０＝ 成したため、５Ｉ−ＴｎＰ基板１がらの転移の伝播を防
ぐことができるとともに、安定な表面が得られることか
らその上に結晶性のよい成長を行なってｎ＋−コンタク
ト層３等を形成できる。 ｎ＋−コンタクト層３はｎ＋−１ｎＧａＡｓ層または耐
−ＩｎＧａ、ＡｓＰ層によって作られるが、特にｎ”−
１ｎＧａＡｓ層の場合は、ＩｎＧａＡｓのバンドギャッ
プが小さく、また高濃度のトービンクが可能であること
がら、低オーミツクコンタクトが得られる。このため、
直列抵抗も小さくなって高速応答性の点では好ましい。 ｎ−−■ｎＧａＡｓ光吸収層４が完全に空乏層化されて
いない場合には、空乏層の外側の中性領域で発生した小
数キャリアは拡散長以外の領域では再結合により消滅す
る。拡散長以内で発生した小数キャリアについては、空
乏層端まで拡散してがら空乏層内の高電界でドリフトし
て反対側の空乏層端に着く。拡散時間は、ドリフ１〜に
ょる空乏層内の走行時間に比べて一般に長いため、この
拡散電流成分は高速応答時には光信号に追随できす、光
電流には寄与しない。したがって、光電流に寄与するの
は、空乏層内で吸収された光のみである。以上のことか
ら、量子効率を高めるためには、ｎ−〜ＩｎＧａＡｓＩ
ｎＧａＡｓＰ吸収層乏層化する必要かある。 応答速度の観点からも、ｎ−−ＩｎＧａＡｓ光吸収層４
に完全に空乏層化していない中性領域かあると、この領
域が高抵抗層として働くため、素子のＣＲ時定数が大き
くなり、応答速度が遅くなる。そこで、上記の実施例で
は、ｎ−−ＩｎＧａＡｓ光吸収層４のキャリア濃度を１
〜２×１０１５ｃｍ−３として、５■程度の低電圧で３
μ■の厚さのｎ’−ＩｎＧａＡｓ光吸収層４を完全に空
乏層化し、９５％の光を吸収させ有効に光電流に変換す
るようにしている。 また、ｎ−−ＩｎＧａＡｓ光吸収層４上にパッシベイシ
ョン膜８を直接膜付けした場合、表面再結合により量子
効率が低下するので、バントキャップの小さなｎ−−１
ｎＧａＡｓ光吸収層４の上にバンドギャップのより大き
なｎ−−ＩｎＰウィンド層５を成長させ、ｎ−−ＩｎＧ
ａＡｓ光吸収層４とｎ −１ｎＰウィンド層５との間の
界面に正孔に対するエネルキー障壁を形成して上記の表
面再結合による量子効率の低下を防止するようにしてい
る。
この発明のフォトタイオードによれば、半絶縁性基板を
使用し、しかも電極構造がプレーナ形であるため、配線
インダクタンスや寄生容量を排除した高速の○ＥＩＣ（
光−電子集積回路）として製造可能である。また、半絶
縁性の基板上に一導電型のバッファ層を結晶成長させて
おり、このバッファ層の表面は安定しているためその上
に結晶成長させられるコンタクト層の良好な結晶成長を
可能にするとともに、光吸収層ｆ＼の転移の伝播を防く
ことができる。
使用し、しかも電極構造がプレーナ形であるため、配線
インダクタンスや寄生容量を排除した高速の○ＥＩＣ（
光−電子集積回路）として製造可能である。また、半絶
縁性の基板上に一導電型のバッファ層を結晶成長させて
おり、このバッファ層の表面は安定しているためその上
に結晶成長させられるコンタクト層の良好な結晶成長を
可能にするとともに、光吸収層ｆ＼の転移の伝播を防く
ことができる。
第１図はこの発明の一実施例の一部を断面した斜視図、
第２図は動作を説明するためのエネルギーバンド図、第
３図、第４図、第５図、第６図、第７図、第８図及び第
９図は製造工程の一例を示す断面図、第１０図及び第１
１図は他の実施例の断面図、第１２図は従来例の断面図
である。 ＝１３− １−−−３Ｉ−ＩｎＰ基板、２．３２−ｎ−−１ｎＰバ
ッファ層、３−ｎ＋−コンタクト層、４・−ｎ−−１ｎ
ＧａＡｓ光吸収層、５・・・ｎ−−１ｎＰウィンド層、
６．３７・・ｐ″領域、７ ・５Ｉ−ＩｎＰ埋込層、８
・・パッシベイション膜（ＳｉＮｘ膜）、９・・反射防
止膜（ＳｉＮｘ膜）、１０．３８・ ｐ−電極、１２．
３９’＝−ｎ−電極、１］・・・ホンディング・パ・ン
１之、２１．２２ 溝、２３・・・フォトレシス１〜．
３］・・ｎ”−１ｎＰ基板、３３ｎ−−ＩｎＧａＡｓＰ
光吸収層、３４ ＝・ｎ−１ｎＰウイン）へ層、３６・
・５ｉ０２膜。
第２図は動作を説明するためのエネルギーバンド図、第
３図、第４図、第５図、第６図、第７図、第８図及び第
９図は製造工程の一例を示す断面図、第１０図及び第１
１図は他の実施例の断面図、第１２図は従来例の断面図
である。 ＝１３− １−−−３Ｉ−ＩｎＰ基板、２．３２−ｎ−−１ｎＰバ
ッファ層、３−ｎ＋−コンタクト層、４・−ｎ−−１ｎ
ＧａＡｓ光吸収層、５・・・ｎ−−１ｎＰウィンド層、
６．３７・・ｐ″領域、７ ・５Ｉ−ＩｎＰ埋込層、８
・・パッシベイション膜（ＳｉＮｘ膜）、９・・反射防
止膜（ＳｉＮｘ膜）、１０．３８・ ｐ−電極、１２．
３９’＝−ｎ−電極、１］・・・ホンディング・パ・ン
１之、２１．２２ 溝、２３・・・フォトレシス１〜．
３］・・ｎ”−１ｎＰ基板、３３ｎ−−ＩｎＧａＡｓＰ
光吸収層、３４ ＝・ｎ−１ｎＰウイン）へ層、３６・
・５ｉ０２膜。
Claims (1)
- （１）半絶縁性の基板と、該基板の一表面上に順次結晶
成長させられた一導電型のバッファ層、該バッファ層と
同一導電型のコンタクト層、上記と同一導電型の光吸収
層及びウインド層と、上記ウインド層表面より設けられ
た上記とは反対導電型の高不純物濃度領域と、該高不純
物濃度領域の表面周縁に形成された電極と、上記表面側
より上記コンタクト層まで掘り下げられた部分において
該コンタクト層に接触するように形成された電極とから
なるフォトダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021781A JPH01196182A (ja) | 1988-01-31 | 1988-01-31 | フォトダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021781A JPH01196182A (ja) | 1988-01-31 | 1988-01-31 | フォトダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196182A true JPH01196182A (ja) | 1989-08-07 |
Family
ID=12064605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63021781A Pending JPH01196182A (ja) | 1988-01-31 | 1988-01-31 | フォトダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196182A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110504A (ja) * | 1989-09-26 | 1991-05-10 | Fujitsu Ltd | 光半導体装置 |
| JPH03183167A (ja) * | 1989-12-12 | 1991-08-09 | Hikari Keisoku Gijutsu Kaihatsu Kk | 受光素子およびその製造方法 |
| US6828044B2 (en) | 2002-10-25 | 2004-12-07 | Eastman Kodak Company | Dopant in an electroluminescent device |
| WO2006033516A1 (en) * | 2004-09-24 | 2006-03-30 | Ls Cable Ltd. | Photodiode having electrode structure for large optical signal receiving area |
-
1988
- 1988-01-31 JP JP63021781A patent/JPH01196182A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03110504A (ja) * | 1989-09-26 | 1991-05-10 | Fujitsu Ltd | 光半導体装置 |
| JPH03183167A (ja) * | 1989-12-12 | 1991-08-09 | Hikari Keisoku Gijutsu Kaihatsu Kk | 受光素子およびその製造方法 |
| US6828044B2 (en) | 2002-10-25 | 2004-12-07 | Eastman Kodak Company | Dopant in an electroluminescent device |
| WO2006033516A1 (en) * | 2004-09-24 | 2006-03-30 | Ls Cable Ltd. | Photodiode having electrode structure for large optical signal receiving area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4609430B2 (ja) | アバランシェフォトダイオード | |
| US5185272A (en) | Method of producing semiconductor device having light receiving element with capacitance | |
| JPS63224252A (ja) | 導波路−ホトダイオードアレー | |
| CN112490302B (zh) | 一种多电极的高速光电探测器及其制备方法 | |
| EP0452801B1 (en) | Semiconductor device having light receiving element and method of producing the same | |
| JPH01196182A (ja) | フォトダイオード | |
| CN100433341C (zh) | 半导体光接收器件 | |
| JPS6285477A (ja) | 光半導体装置 | |
| CN118156353A (zh) | 光电探测器及其制备方法 | |
| JP2633234B2 (ja) | 光半導体素子 | |
| JP3030394B2 (ja) | 半導体受光素子 | |
| JPH02199877A (ja) | 光受信器及び光電子集積回路 | |
| JP3014006B2 (ja) | 半導体装置 | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2570424B2 (ja) | 半導体受光素子 | |
| JPH0555619A (ja) | 半導体受光装置 | |
| JPS59149070A (ja) | 光検出器 | |
| JPH04266070A (ja) | フォトダイオード | |
| JPS59232470A (ja) | 半導体受光素子 | |
| JPS6358977A (ja) | 半導体受光装置 | |
| JPH06151939A (ja) | 半導体光検出器およびその製造方法 | |
| JPH041740Y2 (ja) | ||
| JPS639987A (ja) | 半導体受光素子 | |
| JPH01205478A (ja) | 受光素子 |