JPH01205478A - 受光素子 - Google Patents
受光素子Info
- Publication number
- JPH01205478A JPH01205478A JP63029897A JP2989788A JPH01205478A JP H01205478 A JPH01205478 A JP H01205478A JP 63029897 A JP63029897 A JP 63029897A JP 2989788 A JP2989788 A JP 2989788A JP H01205478 A JPH01205478 A JP H01205478A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- receiving element
- protective film
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、光伝送あるいは光情報処理などの分野で使
用される受光素子に関し、特に長波長帯（波長０．９〜
１７μｍ ）用に最適な受光素子に関する。
用される受光素子に関し、特に長波長帯（波長０．９〜
１７μｍ ）用に最適な受光素子に関する。
従来より、たとえば、第３図に示すような構造の受光素
子が多く使用されている。ずなわち、ｎ−ＩｎＰ基板３
１の一表面上にｎ−ＩｎＰバッファ層３２、ｎ −１ｎ
ＧａＡｓ光吸収層３３、及びｎ−１ｎＧａＡｓＰウィン
ド層３４を順次結晶成長させた構造を有し、このｎ−１
ｎＧａＡｓＰウィンド層３４の表面からＳｎを選択的に
拡散して作られた、ｐ＋領域３６を有する構造となって
いる。さらに５ｉ０２膜やＳｉ３Ｎ４膜などの表面保護
膜３５が形成され、表裏両面にｐ−電極３７とｎ−電極
３８とが形成されている。 また、第４図に示すように表面側がメサ状に形成された
後５ｉ０２膜やＳｉ３Ｎ４膜なとの表面保護膜３５か形
成されているという構造のものもある。 さらに、特開昭５７−３２６８４号公報のように半導体
基板の溝内にこの基板とは反対導電型の半導体層を結晶
成長させ、さらにこの半導体層と同し導電型の高不純物
濃度の領域を設けた構造の受光素子も知られている。
子が多く使用されている。ずなわち、ｎ−ＩｎＰ基板３
１の一表面上にｎ−ＩｎＰバッファ層３２、ｎ −１ｎ
ＧａＡｓ光吸収層３３、及びｎ−１ｎＧａＡｓＰウィン
ド層３４を順次結晶成長させた構造を有し、このｎ−１
ｎＧａＡｓＰウィンド層３４の表面からＳｎを選択的に
拡散して作られた、ｐ＋領域３６を有する構造となって
いる。さらに５ｉ０２膜やＳｉ３Ｎ４膜などの表面保護
膜３５が形成され、表裏両面にｐ−電極３７とｎ−電極
３８とが形成されている。 また、第４図に示すように表面側がメサ状に形成された
後５ｉ０２膜やＳｉ３Ｎ４膜なとの表面保護膜３５か形
成されているという構造のものもある。 さらに、特開昭５７−３２６８４号公報のように半導体
基板の溝内にこの基板とは反対導電型の半導体層を結晶
成長させ、さらにこの半導体層と同し導電型の高不純物
濃度の領域を設けた構造の受光素子も知られている。
しかしなから、このような構造の従来の受光素子では、
いずれも、ｐｎ接合が表面保護膜に接しており、そのた
め逆バイアスを印加した場合に表面保護膜３５と接して
いるｐｎ接合部分のｎ領域が空乏層化または反転層化し
てしまい、表面リーク電流が増加するという問題がある
。そして、これか受光素子の重要なパラメータである暗
電流を大きくしてしまう原因の一つとなっている。 この発明は、簡単な製造工程で製造でき、半導体表面の
空乏層化 反転層化による表面リーク電流の増大を抑え
ることができる、受光素子を提供することを目的とする
。
いずれも、ｐｎ接合が表面保護膜に接しており、そのた
め逆バイアスを印加した場合に表面保護膜３５と接して
いるｐｎ接合部分のｎ領域が空乏層化または反転層化し
てしまい、表面リーク電流が増加するという問題がある
。そして、これか受光素子の重要なパラメータである暗
電流を大きくしてしまう原因の一つとなっている。 この発明は、簡単な製造工程で製造でき、半導体表面の
空乏層化 反転層化による表面リーク電流の増大を抑え
ることができる、受光素子を提供することを目的とする
。
この発明による受光素子は、一表面上に四部を有する一
導電型の半導体基板と、該半導体基板の凹部内に順次結
晶成長させられた同一導電型のバッファ層と同一導電型
の光吸収層と反対導電型のウィン１−層との積層体と、
上記半導体基板の一表面上の四部を除く部分に形成され
た表面保護膜と、」−記ウイン１〜Ｎに接触するよう設
けられた電極と、上記半導体基板の反対側の面に形成さ
れた電極とからなる。
導電型の半導体基板と、該半導体基板の凹部内に順次結
晶成長させられた同一導電型のバッファ層と同一導電型
の光吸収層と反対導電型のウィン１−層との積層体と、
上記半導体基板の一表面上の四部を除く部分に形成され
た表面保護膜と、」−記ウイン１〜Ｎに接触するよう設
けられた電極と、上記半導体基板の反対側の面に形成さ
れた電極とからなる。
半導体基板の凹部内にバッファ層、光吸収層及びウィン
ド層を順次結晶成長させ、ウィンド層と光吸収層との間
てｐｎ接合を形成しているため、そのｐｎ接合は四部の
壁面に接するのみで表面保護膜に接することかない。そ
のため、表面保護膜との界面における表面リーク電流を
防止できる。 なお、ウィンド層と半導体基板の凹部の壁面との間のｐ
ｎ接合は表面保護膜に接することになるか、半導体基板
は不純物濃度か高いため空乏層か広がることはなく、表
面リーク電流は生じない。 そして、表面保護膜は凹部を除く部分に形成されるため
、この膜を凹部を形成するためのエツチング用マスクと
して用いるとともに、結晶成長時のマスクとしても用い
ることかでき、いわゆるセルファライン１〜構造となっ
ており、製造プロセスかきわめて簡単になる。
ド層を順次結晶成長させ、ウィンド層と光吸収層との間
てｐｎ接合を形成しているため、そのｐｎ接合は四部の
壁面に接するのみで表面保護膜に接することかない。そ
のため、表面保護膜との界面における表面リーク電流を
防止できる。 なお、ウィンド層と半導体基板の凹部の壁面との間のｐ
ｎ接合は表面保護膜に接することになるか、半導体基板
は不純物濃度か高いため空乏層か広がることはなく、表
面リーク電流は生じない。 そして、表面保護膜は凹部を除く部分に形成されるため
、この膜を凹部を形成するためのエツチング用マスクと
して用いるとともに、結晶成長時のマスクとしても用い
ることかでき、いわゆるセルファライン１〜構造となっ
ており、製造プロセスかきわめて簡単になる。
この発明の好ましい一つの実施例にかかる受光素子は、
第１図のような構造に作られている。ずなわち、ｎ−Ｉ
ｎＰ基板１１の一表面上の円形溝部１つ内において、結
晶成長により順次形成されたｎ−ＩｎＰバッファ層］２
と、ｎ−−１ｎＧａＡｓ光吸収層１３と、ｐ” −１ｎ
ＧａＡｓ Ｐウィンド層１４とが順次積層している構造
となっている。さらにこの溝部１９を除く基板１１の一
表面上に５ｉ０２膜やＳｉ３Ｎ４膜などの表面保護膜１
５が乗り、ｐ”−１ｎＧａＡｓ Ｐウィンド層１４の周
縁の表面に接触するようにｐ−電極１７か取り付けられ
る。さらにこの基板１１の裏面にはｎ−電極１８が取り
付けられているという構造となっている。 このような構造の受光素子はたとえば次のようにして作
られる。まずｎ型のＩｎＰ基板１１の一表面上にＳ １
０２膜やＳＩ３Ｎ４Ｍなどの表面保護膜１５を全面に設
けた後、フォトリソグラフィ技術によってこの保護膜１
５の円形（直径的１００μｍ）の部分たけを取り去る。 つぎにこの保護膜１５をマスクとして基板１１の表面よ
りエツチングし、この表面側にたとえは直径１００μｍ
、深さ１０μｍ程度の溝部１つを形成する。その後、こ
の溝部１９内に、結晶成長によってｎ−１ｎＰバッファ
層１２と、ｎ −ＩｎＧａＡｓ光吸収層１３と、ｐ＋−
１ｎＧａＡｓＰウインド層１４とを順次形成する。この
とき表面保護膜１５はそのままにしておかれ、たとえば
ＭＯＣＶＤ法（有機金属気相成長法）により上記の結晶
成長が行なわれる。すなわち、この表面保護膜１５は結
晶成長時のマスクとなり、これによって溝部１つ内での
み結晶成長が行なわれる。さらに、ｐ＋−ＩｎＧａＡｓ
Ｐウィンド層］４の表面層側４に接触するようにｐ−電
極１７を設け、基板１］の裏面にｎ−電極１８を設ける
。 このような構造とされた受光素子において、ｐｎ接合は
、主にｎ−−ＩｎＧａＡｓ光吸収層１３とｐ”−１ｎＧ
ａＡｓ Ｐウィンド層１４との接合面に形成され、これ
は溝部１９の壁面に接しているたけて表面には露出して
いない。このｐｎ接合に対して、電極１７．１８を通じ
て逆バイアス電圧を印加すると、ｎ−−１ｎＧａＡｓ層
１３内に空乏層が広がる。そして、入射した光は、この
ｎ−１ｎＧａＡｓ層１３により大部分か吸収される。こ
の光吸収によって発生したキャリアは空乏層中を１ヘリ
フトシ、光電流となって電極１７、］８より取り出され
る。 この場合、ｐｎ接合は上記のようにｎ−−１ｎＧａＡｓ
光吸収層１３とｐ” −ＩｎＧａＡｓＰウィンド層］４
との接層面４形成され、埋め込まれることになってこの
ｐｎ接合は溝部１９の壁面に接することにはなるか表面
には露出しないので、従来のようにｐ １１接合か表面
に露出することによって生しる表面リーク電流か防止て
きる。なお、ｐ” −ＪｎＧａＡｓＰウィンド層１４と
ｎ−ＩｎＰ基板１１の溝部１９の壁面との間のｐｎ接合
は表面に露出することになるが、基板１１は不純物濃度
が高いため空乏層が広がることはなく、表面リーク電流
は生しない。しがも、表面保護膜１５は溝部１９を除く
部分の表面上に形成される／ごめ、このＭ２Ｓを溝部１
９を形成するためのエツヂング用マスクとして用いると
ともに、結晶成長時のマスクとしても用いることができ
る。すなわち、いわゆるセルファラインド構造となって
おり、製造プロセスがきわめて簡単になる。 なお、上記の実施例ではｐ型の半導体基板を用いたか、
ｎ型の半導体基板を用いることもてきる。 この場合、第２図に示すように、ｐ−Ｉｎ Ｐ基板２］
の一表面」二の円形溝部２つ内において、結晶成長によ
り順次形成されたｐ−ＩｎＰバッファ層２層上２ｐ”
−ＩｎＧａ、Ａｓ光吸収層２３と、ｎ −１ｎＧａＡｓ
Ｐウィンド層２４とか順次積層しており、さらにこの溝
部２つを除く基板２１の一表面」二に５ｉ０２膜やＳｉ
３Ｎ４膜なとの表面保護膜２５が乗り、ピー１ｎＧａＡ
ｓＰウインド層２４の周縁の表面に接触するようにｎ−
電極２７か取り付けられ、この基板２１の裏面にはｐ−
電極２８が取り付けられているという構造になる。
第１図のような構造に作られている。ずなわち、ｎ−Ｉ
ｎＰ基板１１の一表面上の円形溝部１つ内において、結
晶成長により順次形成されたｎ−ＩｎＰバッファ層］２
と、ｎ−−１ｎＧａＡｓ光吸収層１３と、ｐ” −１ｎ
ＧａＡｓ Ｐウィンド層１４とが順次積層している構造
となっている。さらにこの溝部１９を除く基板１１の一
表面上に５ｉ０２膜やＳｉ３Ｎ４膜などの表面保護膜１
５が乗り、ｐ”−１ｎＧａＡｓ Ｐウィンド層１４の周
縁の表面に接触するようにｐ−電極１７か取り付けられ
る。さらにこの基板１１の裏面にはｎ−電極１８が取り
付けられているという構造となっている。 このような構造の受光素子はたとえば次のようにして作
られる。まずｎ型のＩｎＰ基板１１の一表面上にＳ １
０２膜やＳＩ３Ｎ４Ｍなどの表面保護膜１５を全面に設
けた後、フォトリソグラフィ技術によってこの保護膜１
５の円形（直径的１００μｍ）の部分たけを取り去る。 つぎにこの保護膜１５をマスクとして基板１１の表面よ
りエツチングし、この表面側にたとえは直径１００μｍ
、深さ１０μｍ程度の溝部１つを形成する。その後、こ
の溝部１９内に、結晶成長によってｎ−１ｎＰバッファ
層１２と、ｎ −ＩｎＧａＡｓ光吸収層１３と、ｐ＋−
１ｎＧａＡｓＰウインド層１４とを順次形成する。この
とき表面保護膜１５はそのままにしておかれ、たとえば
ＭＯＣＶＤ法（有機金属気相成長法）により上記の結晶
成長が行なわれる。すなわち、この表面保護膜１５は結
晶成長時のマスクとなり、これによって溝部１つ内での
み結晶成長が行なわれる。さらに、ｐ＋−ＩｎＧａＡｓ
Ｐウィンド層］４の表面層側４に接触するようにｐ−電
極１７を設け、基板１］の裏面にｎ−電極１８を設ける
。 このような構造とされた受光素子において、ｐｎ接合は
、主にｎ−−ＩｎＧａＡｓ光吸収層１３とｐ”−１ｎＧ
ａＡｓ Ｐウィンド層１４との接合面に形成され、これ
は溝部１９の壁面に接しているたけて表面には露出して
いない。このｐｎ接合に対して、電極１７．１８を通じ
て逆バイアス電圧を印加すると、ｎ−−１ｎＧａＡｓ層
１３内に空乏層が広がる。そして、入射した光は、この
ｎ−１ｎＧａＡｓ層１３により大部分か吸収される。こ
の光吸収によって発生したキャリアは空乏層中を１ヘリ
フトシ、光電流となって電極１７、］８より取り出され
る。 この場合、ｐｎ接合は上記のようにｎ−−１ｎＧａＡｓ
光吸収層１３とｐ” −ＩｎＧａＡｓＰウィンド層］４
との接層面４形成され、埋め込まれることになってこの
ｐｎ接合は溝部１９の壁面に接することにはなるか表面
には露出しないので、従来のようにｐ １１接合か表面
に露出することによって生しる表面リーク電流か防止て
きる。なお、ｐ” −ＪｎＧａＡｓＰウィンド層１４と
ｎ−ＩｎＰ基板１１の溝部１９の壁面との間のｐｎ接合
は表面に露出することになるが、基板１１は不純物濃度
が高いため空乏層が広がることはなく、表面リーク電流
は生しない。しがも、表面保護膜１５は溝部１９を除く
部分の表面上に形成される／ごめ、このＭ２Ｓを溝部１
９を形成するためのエツヂング用マスクとして用いると
ともに、結晶成長時のマスクとしても用いることができ
る。すなわち、いわゆるセルファラインド構造となって
おり、製造プロセスがきわめて簡単になる。 なお、上記の実施例ではｐ型の半導体基板を用いたか、
ｎ型の半導体基板を用いることもてきる。 この場合、第２図に示すように、ｐ−Ｉｎ Ｐ基板２］
の一表面」二の円形溝部２つ内において、結晶成長によ
り順次形成されたｐ−ＩｎＰバッファ層２層上２ｐ”
−ＩｎＧａ、Ａｓ光吸収層２３と、ｎ −１ｎＧａＡｓ
Ｐウィンド層２４とか順次積層しており、さらにこの溝
部２つを除く基板２１の一表面」二に５ｉ０２膜やＳｉ
３Ｎ４膜なとの表面保護膜２５が乗り、ピー１ｎＧａＡ
ｓＰウインド層２４の周縁の表面に接触するようにｎ−
電極２７か取り付けられ、この基板２１の裏面にはｐ−
電極２８が取り付けられているという構造になる。
この発明の半導体構造によれは、表面リーク電流か小さ
く、そのため暗電流か少ない受光素子を簡単な製造プロ
セスて製造することがてきる。
く、そのため暗電流か少ない受光素子を簡単な製造プロ
セスて製造することがてきる。
第１図はこの発明の一実施例の断面図、第２図は他の実
施例の断面図、第３図及び第４図は従来例の断面図であ
る。 ］１．２１．３１ 半導体基板、１２．２２．３２
バッファ層、１３．２３．３３・・・光吸収層、１４．
２４．３４・・・ウィン１〜Ｍ、１５．２５．３５・表
面保護膜、１７．１８．２７．２８．３７．３８・・電
極、１つ、２９・溝部、３６・・ｐ＋＠域。
施例の断面図、第３図及び第４図は従来例の断面図であ
る。 ］１．２１．３１ 半導体基板、１２．２２．３２
バッファ層、１３．２３．３３・・・光吸収層、１４．
２４．３４・・・ウィン１〜Ｍ、１５．２５．３５・表
面保護膜、１７．１８．２７．２８．３７．３８・・電
極、１つ、２９・溝部、３６・・ｐ＋＠域。
Claims (1)
- （１）一表面上に凹部を有する一導電型の半導体基板と
、該半導体基板の凹部内に順次結晶成長させられた同一
導電型のバッファ層と同一導電型の光吸収層と反対導電
型のウインド層との積層体と、上記半導体基板の一表面
上の凹部を除く部分に形成された表面保護膜と、上記ウ
インド層に接触するよう設けられた電極と、上記半導体
基板の反対側の面に形成された電極とからなる受光素子
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029897A JPH01205478A (ja) | 1988-02-10 | 1988-02-10 | 受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029897A JPH01205478A (ja) | 1988-02-10 | 1988-02-10 | 受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01205478A true JPH01205478A (ja) | 1989-08-17 |
Family
ID=12288767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63029897A Pending JPH01205478A (ja) | 1988-02-10 | 1988-02-10 | 受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01205478A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196577A (ja) * | 1989-12-25 | 1991-08-28 | Mitsubishi Electric Corp | 半導体受光素子 |
-
1988
- 1988-02-10 JP JP63029897A patent/JPH01205478A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196577A (ja) * | 1989-12-25 | 1991-08-28 | Mitsubishi Electric Corp | 半導体受光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141847B2 (ja) | アバランシェフォトダイオード | |
| KR100306414B1 (ko) | 광검출기 | |
| JPH03156980A (ja) | 受光素子 | |
| JPH04111478A (ja) | 受光素子 | |
| JPH01205478A (ja) | 受光素子 | |
| JPH0542837B2 (ja) | ||
| JPH0722641A (ja) | 受光素子 | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| JPH01196182A (ja) | フォトダイオード | |
| KR970009732B1 (ko) | 평면형 광검출기의 제조방법 | |
| JPS61101084A (ja) | 化合物半導体受光素子の製造方法 | |
| JP4601129B2 (ja) | 半導体受光素子製造方法 | |
| JPS63237484A (ja) | 半導体装置 | |
| JPH0316275A (ja) | 半導体受光素子の製造方法 | |
| JPH01162382A (ja) | 半導体受光素子 | |
| JPS63124475A (ja) | 半導体受光素子 | |
| JP2995751B2 (ja) | 半導体受光素子 | |
| JP2841876B2 (ja) | 半導体受光素子 | |
| JPH01205477A (ja) | フォトダイオード | |
| JPS61101085A (ja) | ３−５族半導体受光素子の製造方法 | |
| JP2991555B2 (ja) | 半導体受光素子 | |
| KR19990056754A (ko) | 애벌런치 포토 다이오드 및 그의 제조방법 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPS6222545B2 (ja) | ||
| JPS60123083A (ja) | 半導体装置 |