JPH01196360A - thermal head - Google Patents
thermal headInfo
- Publication number
- JPH01196360A JPH01196360A JP2105888A JP2105888A JPH01196360A JP H01196360 A JPH01196360 A JP H01196360A JP 2105888 A JP2105888 A JP 2105888A JP 2105888 A JP2105888 A JP 2105888A JP H01196360 A JPH01196360 A JP H01196360A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- common electrode
- solder
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/335—Structure of thermal heads
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
(技術分野)
本発明はプリンタやファクシミリなどに用いられるサー
マルヘッドに関し、特に多数の発熱抵抗体素子を列状に
配列した長尺のサーマルヘッドに関するものである。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a thermal head used in printers, facsimile machines, etc., and particularly to a long thermal head in which a large number of heating resistor elements are arranged in a row.
(従来技術) 第3図に従来のサーマルヘッドの一例を示す。(Conventional technology) FIG. 3 shows an example of a conventional thermal head.
このサーマルヘッドは紙面垂直方向が長手方向であり、
長手方向に沿って発熱抵抗体素子が配列されている。The longitudinal direction of this thermal head is perpendicular to the paper surface.
Heat generating resistor elements are arranged along the longitudinal direction.
1はセラミック基板であり、その表面はガラス質のグレ
ーズ層2で被われている。グレーズ層2上には抵抗体被
膜3が形成され、その上に共通電極4−1と選択電極4
−2が形成されている。共通電極4−1は全ての発熱抵
抗体素子に共通に接続され、電源から発熱抵抗体素子に
発熱用電力を供給する。選択電極4−2は各発熱抵抗体
素子ごとに設けられ、セラミック基板1上にダイボンデ
ィングされた駆動用半導体集積回路装置(以下ICとい
う)8のパッド9にワイヤ10により接続されている。1 is a ceramic substrate, the surface of which is covered with a glassy glaze layer 2. A resistor film 3 is formed on the glaze layer 2, and a common electrode 4-1 and a selection electrode 4 are formed on it.
-2 is formed. The common electrode 4-1 is commonly connected to all the heat generating resistor elements, and supplies heating power from the power source to the heat generating resistor elements. A selection electrode 4-2 is provided for each heating resistor element, and is connected by a wire 10 to a pad 9 of a driving semiconductor integrated circuit device (hereinafter referred to as IC) 8 die-bonded onto the ceramic substrate 1.
共通電極4−1と選択電極4−2の間で抵抗体被膜3の
露出した部分3aが発熱抵抗体素子の発熱部分となる。The exposed portion 3a of the resistor coating 3 between the common electrode 4-1 and the selection electrode 4-2 becomes a heat generating portion of the heating resistor element.
電極4−1.4−2としては約1μmの厚さのアルミニ
ウム膜が用いられる。IC8のパッド9もアルミニウム
であり、接続用ワイヤ1oは金である。5は発熱体部分
3aを保護する耐摩耗層である。As the electrodes 4-1 and 4-2, an aluminum film with a thickness of about 1 μm is used. The pad 9 of the IC 8 is also made of aluminum, and the connecting wire 1o is made of gold. 5 is a wear-resistant layer that protects the heating element portion 3a.
共通電極4−1上にはバッファ金属被膜11を介して電
流容量を増強するための金属被膜6が設けられている。A metal coating 6 for increasing current capacity is provided on the common electrode 4-1 via a buffer metal coating 11.
7は金属被膜6を被うソルダーレジストである。7 is a solder resist covering the metal film 6.
いま、長さが216mm (A4判)で密度が8ドツト
/ m m、発熱体1個の抵抗値が1にΩのサーマルヘ
ッドを24Vで動作させ、4分割方式で駆動するとした
場合、ジューティが50%とすると共通電極4−1の幅
W1の領域には約10Aの電流が流れることになる。Now, if a thermal head with a length of 216 mm (A4 size), a density of 8 dots/mm, and a resistance value of one heating element of 1 Ω is operated at 24 V and driven in a 4-division method, the duty is If it is 50%, a current of about 10 A will flow in the area of the width W1 of the common electrode 4-1.
そこで、もし容量増強用の金属被膜6が設けられていな
いとすると1μmのアルミニウム膜の共通電極4−1で
IOAの電流を流そうとすると、約10mmの幅が必要
となる。そのためセラミック基板lの幅が広くなる。薄
膜製造プロセスで製作されるサーマルヘッドでは、1度
の製造プロセスで製造されるサーマルヘッドの枚数が少
なくなることになり、製造コストが高くなる。Therefore, if the metal film 6 for capacity enhancement is not provided, a width of about 10 mm is required to flow a current of IOA through the common electrode 4-1 made of a 1 μm aluminum film. Therefore, the width of the ceramic substrate l becomes wider. In thermal heads manufactured using a thin film manufacturing process, the number of thermal heads manufactured in one manufacturing process is reduced, which increases manufacturing costs.
また、アルミニウム膜の抵抗による電圧降下によってサ
ーマルヘッドの長手方向で印字濃度のばらつきが発生す
る。Further, a voltage drop caused by the resistance of the aluminum film causes variations in printing density in the longitudinal direction of the thermal head.
このような問題を避けるために、第3図の例では共通電
極4−1上にメッキによる金属被膜6を設けている。金
属被膜6としては銅、金などを10〜20μmの厚さに
形成したものが使用される。In order to avoid such problems, in the example shown in FIG. 3, a metal coating 6 is provided on the common electrode 4-1 by plating. The metal coating 6 used is made of copper, gold, or the like and has a thickness of 10 to 20 μm.
金属被膜6はアルミニウム膜4−1上には直接付着しな
いので、チタン、タングステン、ニッケルなどのバッフ
ァ金属被膜11を介在させる必要がある。Since the metal film 6 is not directly attached to the aluminum film 4-1, it is necessary to interpose a buffer metal film 11 of titanium, tungsten, nickel, or the like.
他のサーマルヘッドとしては、セラミック基板lの共通
電極側に、例えば絶縁材料に銅メッキなどを行なった電
流容量補強のための補助電極を設けたものもある。Other thermal heads include those in which an auxiliary electrode is provided on the common electrode side of the ceramic substrate l to reinforce the current capacity, for example, by plating an insulating material with copper.
さらに他のサーマルヘッドとしては、セラミック基板1
の端面を通って裏面まで共通電極を延在させたものもあ
る。Furthermore, as another thermal head, ceramic substrate 1
Some have a common electrode extending through the end surface to the back surface.
しかしながら、第3図の例では金属被膜6をメッキする
ためにバッファ金属被膜11を蒸着法などにより形成し
、選択エツチングを行なう必要があるため、設備が余分
に必要となり、工数が多くなり、結局コストが増大する
。However, in the example shown in FIG. 3, in order to plate the metal coating 6, it is necessary to form the buffer metal coating 11 by vapor deposition or the like and to perform selective etching, which requires extra equipment and increases the number of man-hours. Costs increase.
電流容量を補強するための補助電極を設けるものでは、
半田付けなどの工数が増え、コストが上昇し、さらにセ
ラミック基板1と補助電極の絶縁材料との間の熱膨張率
の差にともなう歪が発生する問題もある。For those with auxiliary electrodes to reinforce current capacity,
There is also the problem that the number of steps such as soldering increases, the cost increases, and distortion occurs due to the difference in coefficient of thermal expansion between the ceramic substrate 1 and the insulating material of the auxiliary electrode.
セラミック基板1の端面や裏面に共通電極を設ける方法
では、工数が増えてコストが増大するとともに、集積度
が上げられないという問題が発生する。すなわち、通常
は例えば45mm幅のセラミック基板から15mm幅の
サーマルヘッドを3本作製し、又は11.25mmのサ
ーマルヘッドを4本作製するといった具合に、複数のサ
ーマルヘッドを同時に作製するが、端面や裏面に共通電
極を形成しようとすれば1枚のセラミック基板から最大
2枚のサーマルヘッドしか作製することができないから
である。The method of providing a common electrode on the end surface or back surface of the ceramic substrate 1 has the problem that the number of steps increases, the cost increases, and the degree of integration cannot be increased. That is, normally, multiple thermal heads are manufactured at the same time, for example, three 15 mm wide thermal heads are manufactured from a 45 mm wide ceramic substrate, or four 11.25 mm wide thermal heads are manufactured at the same time. This is because if a common electrode is to be formed on the back surface, only two thermal heads at most can be manufactured from one ceramic substrate.
また、選択電極4−2とIC8の間の接続をワイヤボン
ディング法やTAB法により行なっているが、それらの
実装方法では作業性が悪く、信頼性上も問題がある。Further, although the selection electrode 4-2 and the IC 8 are connected by wire bonding or TAB, these mounting methods have poor workability and reliability problems.
(目的)
本発明は発熱抵抗体素子が形成される基板の輔を狭くし
てコストを下げるとともに、フェイスダウンボンディン
グ法により駆動用ICを実装することのできるサーマル
ヘッドを提供することを目的とするものである。(Objective) An object of the present invention is to provide a thermal head in which the cost can be reduced by narrowing the width of the substrate on which the heating resistor element is formed, and in which a driving IC can be mounted using the face-down bonding method. It is something.
(構成)
本発明のサーマルヘッドでは、絶縁基板上に発熱抵抗体
素子が列状に配列され、複数の完熟抵抗体素子に共通に
接続される共通電極と各発熱抵抗体素子に個別に設けら
れて駆動用半導体集積回路装置に接続される選択電極が
アルミニウム薄膜にて形成されており、共通電極上及び
選択′4極が駆動用半導体集積回路装置と接続される接
続部分上には半田メッキ層が被糟されており、選択電極
と駆動用半導体集積回路装置のチップがフェイスダラン
ボンディング法により接続されている。(Structure) In the thermal head of the present invention, heating resistor elements are arranged in a row on an insulating substrate, and a common electrode commonly connected to a plurality of mature resistor elements is provided individually to each heating resistor element. The selection electrode connected to the driving semiconductor integrated circuit device is formed of an aluminum thin film, and a solder plating layer is formed on the common electrode and the connecting portion where the selection '4 pole is connected to the driving semiconductor integrated circuit device. The selection electrode and the chip of the driving semiconductor integrated circuit device are connected by face-to-face bonding.
以下、実施例について具体的に説明する・第1図は一実
施例を表わす。An embodiment will be described in detail below. FIG. 1 shows one embodiment.
第3図と同様に、1はセラミック基板、2はその表面を
被うガラス質のグレーズ層、3は抵抗体被膜、3aは発
熱抵抗体素子の発熱部、4−1は共通電極、4−2は選
択電極、5は耐摩耗層である。抵抗体被膜3としてはT
a::N、TaSiO2などを500〜2000人の厚
さに形成したものを使用する。電極4−1.4−2とし
ては約1μmの厚さのアルミニウム蒸着膜を使用する。Similarly to FIG. 3, 1 is a ceramic substrate, 2 is a glassy glaze layer covering its surface, 3 is a resistor coating, 3a is a heat generating part of a heating resistor element, 4-1 is a common electrode, 4- 2 is a selection electrode, and 5 is a wear-resistant layer. As the resistor film 3, T
A::N, TaSiO2, etc. formed to a thickness of 500 to 2000 layers is used. As the electrodes 4-1 and 4-2, an aluminum vapor-deposited film with a thickness of about 1 μm is used.
耐摩耗層5としてはSiC,Si3N4など硬度の高い
材料を用いる。As the wear-resistant layer 5, a material with high hardness such as SiC or Si3N4 is used.
本実施例では、共通電極4−1上に数+μm程度の半田
メッキ層12−1が形成されて共通電極4−1の電流容
量補強電極となっている。In this embodiment, a solder plating layer 12-1 having a thickness of approximately several micrometers is formed on the common electrode 4-1 to serve as a current capacity reinforcing electrode for the common electrode 4-1.
選択電極4−2上では耐摩耗層5にICチップ8との接
続部分で約250μmの幅W:をもつ開口部が設けられ
、そこに半田メッキ層によるバンプ12−2が形成され
ている。ICチップ8のバッド9にはバッファ金属13
が形成され、バンプ12−2との間にフリップチップの
りフローによりICチップ8がフェイスダウンボンディ
ングされている。7はソルダーレジストである。On the selection electrode 4-2, an opening with a width W of about 250 μm is provided in the wear-resistant layer 5 at the connection portion with the IC chip 8, and a bump 12-2 made of a solder plating layer is formed in the opening. A buffer metal 13 is placed on the pad 9 of the IC chip 8.
is formed, and the IC chip 8 is face-down bonded to the bump 12-2 by flip-chip adhesive flow. 7 is a solder resist.
次に、本実施例を製造する工程について説明する。Next, the process of manufacturing this example will be explained.
従来と同じ方法によって耐摩耗層5までを形成する。The layers up to the wear-resistant layer 5 are formed by the same method as in the conventional method.
第2図に示されるように、耐摩耗層5を選択エツチング
して共通電極領域(幅W1の領域)とICチップ8との
接続領域(幅W2の領域)に開口を設け、共通電極4−
1と選択電極4−2のそれらの部分を露出させる。As shown in FIG. 2, the wear-resistant layer 5 is selectively etched to provide an opening in the common electrode region (width W1 region) and the connection region (width W2 region) between the IC chip 8 and the common electrode 4-
1 and those portions of the selection electrode 4-2 are exposed.
その後、超音波メッキ法により半田を開口部のアルミニ
ウム電極上に直接形成する。半田メッキ層12−1.1
2−2の厚さは20〜40μmとする。Thereafter, solder is formed directly on the aluminum electrode in the opening by ultrasonic plating. Solder plating layer 12-1.1
The thickness of 2-2 is 20 to 40 μm.
半田メッキの後、約250℃の電気炉でリフロープロセ
スを施す。これにより、第1図に示されるように幅W2
をもつ選択電極4−2上の開口部で、半田12−2が半
球状に盛り上がり、その高さT:は50〜60μm程度
になる。After solder plating, a reflow process is performed in an electric furnace at about 250°C. As a result, the width W2 as shown in FIG.
The solder 12-2 swells in a hemispherical shape at the opening on the selection electrode 4-2 having a height T: of approximately 50 to 60 μm.
(効果)
本発明では、共通電極上を半田メッキ層で被覆したので
、共通電極の電流容量補強を低コストで生産性よく行な
うことができる。(Effects) In the present invention, since the common electrode is covered with a solder plating layer, the current capacity of the common electrode can be reinforced at low cost and with high productivity.
また、本発明では、選択電極が駆動用ICチップと接続
される接続部分上も半田メッキ層で被覆し、選択電極と
駆動用ICチップをフェイスダウンボンディング法によ
り接続したので、フリップチップの半田バンプを共通電
極の電流容量補強電極と同時に形成することができてI
Cチップの実装コストを低下させることができる。そし
て、フェイスダウンボンディング法によりICチップ実
装の信頼性を向上させることができる。In addition, in the present invention, the connection portion where the selection electrode is connected to the driving IC chip is also covered with a solder plating layer, and the selection electrode and the driving IC chip are connected by face-down bonding, so that the solder bump of the flip chip is can be formed at the same time as the current capacity reinforcing electrode of the common electrode.
The mounting cost of the C chip can be reduced. Furthermore, the reliability of IC chip mounting can be improved by the face-down bonding method.
基板の幅を増大させることなく電流補強を行なうことが
できるので、1度に製造されるサーマルヘッドの個数を
減少させることなく、この点でも製造コストを低く保つ
ことができる。Since current reinforcement can be performed without increasing the width of the substrate, the number of thermal heads that can be manufactured at one time cannot be reduced, and manufacturing costs can also be kept low in this respect.
第1図は一実施例を示す断面図、第2図は同実施例の製
造途中を示す断面図、第3図は従来のサーマルヘッドを
示す断面図でる。
1・・・・・・セラミック基板
3・・・・・・抵抗体層、
3a・・・・・・発熱部分、
4−1・・・・・・共通電極、
4−2・・・・・・選択電極、
8・・・・・・ICチップ
12−1.12−2・・・・・・半田メッキ層。FIG. 1 is a sectional view showing one embodiment, FIG. 2 is a sectional view showing the same embodiment in the middle of manufacturing, and FIG. 3 is a sectional view showing a conventional thermal head. 1... Ceramic substrate 3... Resistor layer, 3a... Heat generating part, 4-1... Common electrode, 4-2... - Selection electrode, 8...IC chip 12-1.12-2...Solder plating layer.
Claims (1)
複数の発熱抵抗体素子に共通に接続される共通電極と各
発熱抵抗体素子に個別に設けられて駆動用半導体集積回
路装置に接続される選択電極がアルミニウム薄膜にて形
成されており、共通電極上及び選択電極が駆動用半導体
集積回路装置と接続される接続部分上には半田メッキ層
が被覆されており、選択電極と駆動用半導体集積回路装
置チップがフェイスダウンボンディング法により接続さ
れているサーマルヘッド。(1) Heat generating resistor elements are arranged in rows on an insulating substrate,
A common electrode commonly connected to a plurality of heat generating resistor elements and a selection electrode provided individually to each heat generating resistor element and connected to a driving semiconductor integrated circuit device are formed of aluminum thin films. A solder plating layer is coated on the upper part and the connection part where the selection electrode is connected to the driving semiconductor integrated circuit device, and the selection electrode and the driving semiconductor integrated circuit device chip are connected by face-down bonding. head.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105888A JPH01196360A (en) | 1988-01-30 | 1988-01-30 | thermal head |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2105888A JPH01196360A (en) | 1988-01-30 | 1988-01-30 | thermal head |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196360A true JPH01196360A (en) | 1989-08-08 |
Family
ID=12044304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2105888A Pending JPH01196360A (en) | 1988-01-30 | 1988-01-30 | thermal head |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196360A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010274466A (en) * | 2009-05-27 | 2010-12-09 | Kyocera Corp | HEAD SUBSTRATE, ITS MANUFACTURING METHOD, RECORDING HEAD, RECORDING DEVICE |
| JP2014087938A (en) * | 2012-10-29 | 2014-05-15 | Rohm Co Ltd | Thermal print head |
| JP2018012341A (en) * | 2017-10-04 | 2018-01-25 | ローム株式会社 | Thermal print head |
-
1988
- 1988-01-30 JP JP2105888A patent/JPH01196360A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010274466A (en) * | 2009-05-27 | 2010-12-09 | Kyocera Corp | HEAD SUBSTRATE, ITS MANUFACTURING METHOD, RECORDING HEAD, RECORDING DEVICE |
| JP2014087938A (en) * | 2012-10-29 | 2014-05-15 | Rohm Co Ltd | Thermal print head |
| JP2018012341A (en) * | 2017-10-04 | 2018-01-25 | ローム株式会社 | Thermal print head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4764659A (en) | Thermal head | |
| US20200303276A1 (en) | Chip on film package and display device including the same | |
| JPH0644642B2 (en) | Method for manufacturing light emitting diode array head | |
| JPH0982839A (en) | SEMICONDUCTOR PACKAGE, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR PACKAGE HEAT DISCHARGE METHOD | |
| JPH05102382A (en) | I / O pin repair structure and repair method | |
| JPH01196360A (en) | thermal head | |
| US5097271A (en) | High resolution thermal printing device | |
| JP2790832B2 (en) | LED print head | |
| JP2570645B2 (en) | Semiconductor device | |
| JP2717867B2 (en) | Bonding tool | |
| US6606109B1 (en) | Thermal head and thermal head unit | |
| JP3407536B2 (en) | Nitride semiconductor device | |
| JPH0159112B2 (en) | ||
| JP3477011B2 (en) | Thermal head | |
| JP2903331B2 (en) | Thermoelectric device manufacturing method | |
| JP3036291B2 (en) | Semiconductor device mounting structure | |
| JP2000049193A (en) | Semiconductor element mounting structure | |
| JPS63168028A (en) | Fine connection structure | |
| JP2005041158A (en) | Inkjet recoding head chip | |
| JPH0443049A (en) | Plating method for thermal head and thick film gold electrode | |
| JP2551773B2 (en) | Thermal head | |
| JPH04313283A (en) | Mounting method of semiconductor device and ic chip | |
| JP3041994B2 (en) | Method for manufacturing semiconductor device | |
| JPH09139404A (en) | Semiconductor device and manufacturing method thereof | |
| JPS6262465B2 (en) |