JPH01196360A - サーマルヘッド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はプリンタやファクシミリなどに用いられるサー
マルヘッドに関し、特に多数の発熱抵抗体素子を列状に
配列した長尺のサーマルヘッドに関するものである。

（従来技術） 第３図に従来のサーマルヘッドの一例を示す。

このサーマルヘッドは紙面垂直方向が長手方向であり、
長手方向に沿って発熱抵抗体素子が配列されている。

１はセラミック基板であり、その表面はガラス質のグレ
ーズ層２で被われている。グレーズ層２上には抵抗体被
膜３が形成され、その上に共通電極４−１と選択電極４
−２が形成されている。共通電極４−１は全ての発熱抵
抗体素子に共通に接続され、電源から発熱抵抗体素子に
発熱用電力を供給する。選択電極４−２は各発熱抵抗体
素子ごとに設けられ、セラミック基板１上にダイボンデ
ィングされた駆動用半導体集積回路装置（以下ＩＣとい
う）８のパッド９にワイヤ１０により接続されている。

共通電極４−１と選択電極４−２の間で抵抗体被膜３の
露出した部分３ａが発熱抵抗体素子の発熱部分となる。

電極４−１．４−２としては約１μｍの厚さのアルミニ
ウム膜が用いられる。ＩＣ８のパッド９もアルミニウム
であり、接続用ワイヤ１ｏは金である。５は発熱体部分
３ａを保護する耐摩耗層である。

共通電極４−１上にはバッファ金属被膜１１を介して電
流容量を増強するための金属被膜６が設けられている。

７は金属被膜６を被うソルダーレジストである。

いま、長さが２１６ｍｍ　（Ａ４判）で密度が８ドツト
／　ｍ　ｍ、発熱体１個の抵抗値が１にΩのサーマルヘ
ッドを２４Ｖで動作させ、４分割方式で駆動するとした
場合、ジューティが５０％とすると共通電極４−１の幅
Ｗ１の領域には約１０Ａの電流が流れることになる。

そこで、もし容量増強用の金属被膜６が設けられていな
いとすると１μｍのアルミニウム膜の共通電極４−１で
ＩＯＡの電流を流そうとすると、約１０ｍｍの幅が必要
となる。そのためセラミック基板ｌの幅が広くなる。薄
膜製造プロセスで製作されるサーマルヘッドでは、１度
の製造プロセスで製造されるサーマルヘッドの枚数が少
なくなることになり、製造コストが高くなる。

また、アルミニウム膜の抵抗による電圧降下によってサ
ーマルヘッドの長手方向で印字濃度のばらつきが発生す
る。

このような問題を避けるために、第３図の例では共通電
極４−１上にメッキによる金属被膜６を設けている。金
属被膜６としては銅、金などを１０〜２０μｍの厚さに
形成したものが使用される。

金属被膜６はアルミニウム膜４−１上には直接付着しな
いので、チタン、タングステン、ニッケルなどのバッフ
ァ金属被膜１１を介在させる必要がある。

他のサーマルヘッドとしては、セラミック基板ｌの共通
電極側に、例えば絶縁材料に銅メッキなどを行なった電
流容量補強のための補助電極を設けたものもある。

さらに他のサーマルヘッドとしては、セラミック基板１
の端面を通って裏面まで共通電極を延在させたものもあ
る。

しかしながら、第３図の例では金属被膜６をメッキする
ためにバッファ金属被膜１１を蒸着法などにより形成し
、選択エツチングを行なう必要があるため、設備が余分
に必要となり、工数が多くなり、結局コストが増大する
。

電流容量を補強するための補助電極を設けるものでは、
半田付けなどの工数が増え、コストが上昇し、さらにセ
ラミック基板１と補助電極の絶縁材料との間の熱膨張率
の差にともなう歪が発生する問題もある。

セラミック基板１の端面や裏面に共通電極を設ける方法
では、工数が増えてコストが増大するとともに、集積度
が上げられないという問題が発生する。すなわち、通常
は例えば４５ｍｍ幅のセラミック基板から１５ｍｍ幅の
サーマルヘッドを３本作製し、又は１１．２５ｍｍのサ
ーマルヘッドを４本作製するといった具合に、複数のサ
ーマルヘッドを同時に作製するが、端面や裏面に共通電
極を形成しようとすれば１枚のセラミック基板から最大
２枚のサーマルヘッドしか作製することができないから
である。

また、選択電極４−２とＩＣ８の間の接続をワイヤボン
ディング法やＴＡＢ法により行なっているが、それらの
実装方法では作業性が悪く、信頼性上も問題がある。

（目的） 本発明は発熱抵抗体素子が形成される基板の輔を狭くし
てコストを下げるとともに、フェイスダウンボンディン
グ法により駆動用ＩＣを実装することのできるサーマル
ヘッドを提供することを目的とするものである。

（構成） 本発明のサーマルヘッドでは、絶縁基板上に発熱抵抗体
素子が列状に配列され、複数の完熟抵抗体素子に共通に
接続される共通電極と各発熱抵抗体素子に個別に設けら
れて駆動用半導体集積回路装置に接続される選択電極が
アルミニウム薄膜にて形成されており、共通電極上及び
選択′４極が駆動用半導体集積回路装置と接続される接
続部分上には半田メッキ層が被糟されており、選択電極
と駆動用半導体集積回路装置のチップがフェイスダラン
ボンディング法により接続されている。

以下、実施例について具体的に説明する・第１図は一実
施例を表わす。

第３図と同様に、１はセラミック基板、２はその表面を
被うガラス質のグレーズ層、３は抵抗体被膜、３ａは発
熱抵抗体素子の発熱部、４−１は共通電極、４−２は選
択電極、５は耐摩耗層である。抵抗体被膜３としてはＴ
ａ：：Ｎ、ＴａＳｉＯ２などを５００〜２０００人の厚
さに形成したものを使用する。電極４−１．４−２とし
ては約１μｍの厚さのアルミニウム蒸着膜を使用する。

耐摩耗層５としてはＳｉＣ，Ｓｉ３Ｎ４など硬度の高い
材料を用いる。

本実施例では、共通電極４−１上に数＋μｍ程度の半田
メッキ層１２−１が形成されて共通電極４−１の電流容
量補強電極となっている。

選択電極４−２上では耐摩耗層５にＩＣチップ８との接
続部分で約２５０μｍの幅Ｗ：をもつ開口部が設けられ
、そこに半田メッキ層によるバンプ１２−２が形成され
ている。ＩＣチップ８のバッド９にはバッファ金属１３
が形成され、バンプ１２−２との間にフリップチップの
りフローによりＩＣチップ８がフェイスダウンボンディ
ングされている。７はソルダーレジストである。

次に、本実施例を製造する工程について説明する。

従来と同じ方法によって耐摩耗層５までを形成する。

第２図に示されるように、耐摩耗層５を選択エツチング
して共通電極領域（幅Ｗ１の領域）とＩＣチップ８との
接続領域（幅Ｗ２の領域）に開口を設け、共通電極４−
１と選択電極４−２のそれらの部分を露出させる。

その後、超音波メッキ法により半田を開口部のアルミニ
ウム電極上に直接形成する。半田メッキ層１２−１．１
２−２の厚さは２０〜４０μｍとする。

半田メッキの後、約２５０℃の電気炉でリフロープロセ
スを施す。これにより、第１図に示されるように幅Ｗ２
をもつ選択電極４−２上の開口部で、半田１２−２が半
球状に盛り上がり、その高さＴ：は５０〜６０μｍ程度
になる。

（効果） 本発明では、共通電極上を半田メッキ層で被覆したので
、共通電極の電流容量補強を低コストで生産性よく行な
うことができる。

また、本発明では、選択電極が駆動用ＩＣチップと接続
される接続部分上も半田メッキ層で被覆し、選択電極と
駆動用ＩＣチップをフェイスダウンボンディング法によ
り接続したので、フリップチップの半田バンプを共通電
極の電流容量補強電極と同時に形成することができてＩ
Ｃチップの実装コストを低下させることができる。そし
て、フェイスダウンボンディング法によりＩＣチップ実
装の信頼性を向上させることができる。

基板の幅を増大させることなく電流補強を行なうことが
できるので、１度に製造されるサーマルヘッドの個数を
減少させることなく、この点でも製造コストを低く保つ
ことができる。

【図面の簡単な説明】

第１図は一実施例を示す断面図、第２図は同実施例の製
造途中を示す断面図、第３図は従来のサーマルヘッドを
示す断面図でる。 １・・・・・・セラミック基板 ３・・・・・・抵抗体層、 ３ａ・・・・・・発熱部分、 ４−１・・・・・・共通電極、 ４−２・・・・・・選択電極、 ８・・・・・・ＩＣチップ １２−１．１２−２・・・・・・半田メッキ層。

Claims (1)

【特許請求の範囲】
1. （１）絶縁基板上に発熱抵抗体素子が列状に配列され、
   複数の発熱抵抗体素子に共通に接続される共通電極と各
   発熱抵抗体素子に個別に設けられて駆動用半導体集積回
   路装置に接続される選択電極がアルミニウム薄膜にて形
   成されており、共通電極上及び選択電極が駆動用半導体
   集積回路装置と接続される接続部分上には半田メッキ層
   が被覆されており、選択電極と駆動用半導体集積回路装
   置チップがフェイスダウンボンディング法により接続さ
   れているサーマルヘッド。