JPH01196918A - 時間軸乗算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ産業上の利用分野 本発明は時間軸乗算回路に関し、例えばコンパクトディ
スク（ＣＤ）プレーヤ等のディジタルオーディオ信号再
生システムに適用して好適なものである。

Ｂ発明の概要 本発明は、時間軸乗算回路において、ディジタルデータ
及びディジタルアナログ変換回路の変換出力を時間軸上
で乗算することにより、高い精度でディジタルデータの
データ値に応じたレベルでなる出力アナログ信号を得る
。

Ｃ従来の技術 従来この種のＣＤプレーヤ等においては、コンパクトデ
ィスク（ＣＤ）上から読み出した再生信　　　−号に対
して、ディジタル信号処理回路において誤り訂正及び補
間処理等の所定のディジタル処理をした後、フローティ
ング処理方式のディジタルアナログ変換回路を介して、
微小信号の再現性を向上するようになされたものが用い
られている。

すなわち、第４図に示すように、ディジタル信号処理回
路１で処理されるディジタルデータは例えば１８ビツト
で構成されており、その出力ディジタルデータのデータ
値が全体的に大きいとき（すなわち大振幅時）、出力デ
ィジタルデータの上位１６ビツトを、１６ビツト構成で
なるディジタルアナログ変換回路２に入力してアナログ
信号に変換した後、利得１に設定された増幅回路３を介
してこれを出力する（第４図（Ａ））。

これに対して、出力ディジタルデータのデータ値が全体
的に小さいとき（すなわち小振幅時）、出力ディジタル
データを２ビツトシフトして（すなわちディジタル増幅
して）、その下位１６ビツトを、ディジタルアナログ変
換回路に入力してアナログ信号に変換した後、利得１／
４に設定された増幅回路３を介して（すなわちアナログ
圧縮して）これを出力しく第４図（Ｃ））　、さらに出
力ディジタルデータのデータ値が全体的に中間のとき（
すなわち中振幅時）、出力ディジタルデータを１ビツト
シフトしてその２ビツト目のビットから１７ビツト目の
ビットまでの１６ビツトをディジタルアナログ変換回路
２に入力してアナログ信号に変換した後、利得１／２に
設定された増幅回路３を介してこれを出力する（第４図
（Ｂ））。

このようにすると、固定利得方式のディジタルアナログ
変換回路を用いた場合と比較して、小及び中振幅時に、
出力ディジタルデータの振幅変化の多い部分を、ディジ
タルアナログ変換回路２の直線性の良い部分でディジタ
ルアナログ変換し得ると共に、増幅回路３の利得を下げ
ることにより、全体としてのＳ／Ｎを改善できる。

因みに、ディジタルアナログ変換においてのＳ／Ｎは、
次式、 Ｓ　／　Ｎ　＝６ｎ　＋１．７６　（ｄＢ）（ｎはビッ
ト数を表す） ・・・・・・（１） で表すことができ、１６ビツトのディジタルデータの場
合、Ｓ／Ｎが９７．７６　（ｄＢ）であるのに対し、２
ビツトシフトすると、Ｓ／Ｎを（１）式より１２（ｄＢ
）改善し得る。

なお実際上ディジタルアナログ変換回路２の後段には、
その出力に含まれるグリッチを除去するために、特開昭
６１−８８００号公報に開示されているようなサンプル
ホールド回路構成のデグリッチ回路が設けられており、
第５図に示すように、その反転増幅器３Ａの帰還抵抗Ｒ
１Ｒ２の抵抗値を切換えることにより、利得を可変制御
するようになされている。

すなわちディジタルアナログ変換回路２から出力される
変換出力Ｓいは、第１の抵抗ＲＯを介し゛てアナログス
イッチ構成でなるサンプルスイッチ回路５、第１及び第
２のゲイン切換スイッチ回路６．７の入力端に入力され
ており、サンプルスイッチ回路５の出力が演算増幅器構
成の反転増幅器３Ａの反転入力端に与えられると共に、
第１及び第２のゲイン切換スイッチ回路６．７の出力が
それぞれ第１の抵抗ＲＯと抵抗値の等しい第２及び第３
の抵抗Ｒ１及びＲ２を介して反転増幅器３Ａの出力側に
接続され、さらに反転増幅器３Ａの非反転入力端は接地
されると共にサンプルホールド用の帰還コンデンサＣ１
が接続されている。

かくして、例えばディジタル信号処理回路１内部のタイ
ミングコントロール回路（図示せず）等からのサンプリ
ング信号ＳＨに基づいて、サンプルスイッチ回路５がオ
ンオフ制御されることによりデグリッチ動作を実行し、
またディジタル信号処理回路１から入力される出力ディ
ジタルデータＤＧの値に応じた制御信号Ｃ０ＮＴに基づ
いて、例えば大振幅時第１のゲイン切換スイッチ回路６
のみをオン制御することにより、反転増幅器３Ａのゲイ
ンを０　（ｄＢ）に設定し、逆に小振幅時第１及び第２
のゲイン切換スイッチ回路６及び７をオン制御すること
により、反転増幅器３Ａのゲインｔ−−６（ｄＢ）に設
定するようになされている。

Ｄ発明が解決しようとする問題点 ところがかかる構成のデグリッチ回路４において、抵抗
値を可変して反転増幅器３Ａの利得を切換制御するため
には、第１及び第２のゲイン切換スイッチ回路６．７の
オン抵抗を含めたＩＣパターン上の抵抗の抵抗比精度と
して実際上１６〜１８ビツトの１／２ＬＳＢ以下程度の
極めて高い抵抗比精度が必要であり、煩雑な調整作業を
必要とすると共に、温度特性や経時変化を含む追従性を
保証し得ないという問題があった。

さらに上述の抵抗比精度が確保し得ない場合、実際上大
振幅の状態から小振幅の状態に切り換えた際に、出力ア
ナログ信号に不連続が生じ、結局再生オーディオ信号に
不自然感が発生するおそれがあった。

また積分型ディジタルアナログ変換回路等のようにマイ
ナス側からアナログ値に変換するディジタルアナログ変
換回路においては、増幅回路の利得を可変すると、出力
アナログ信号中の直流成分が変化するため、上述のフロ
ーティング処理が出来ないという問題があった。

本発明は以上の点を考慮してなされたもので、ディジタ
ルデータのデータ値にかかわらず、時間軸精度でフロー
ティング処理し得る時間軸乗算回路を堤案じようとする
ものである。

Ｅ問題点を解決する手段 かかる問題点を解決するため本発明においては、ディジ
タルデータＤＧがディジタルアナログ変換回路２を介し
て入力され、入力抵抗ＲＩＯに直列に接続されたスイッ
チ１１を有する反転増幅器１２と、ディジタルデータＤ
Ｇのデータ値に応じた時間幅で、スイッチ１１のオン時
間を制御するスイッチ制御回路１４．１５．１６と、反
転増幅器１２から得られる反転出力Ｓ　ＡＮＯを、フィ
ルタリングして出力するフィルタ回路１３とを設けるよ
うにした。

Ｆ作用 反転増幅器１２に入力されるディジタルアナログ変換回
路２の変換出力Ｓ□を、ディジタルデータＤＧのデータ
値に応じた時間幅で、スイッチング制御するようにした
ことにより、ディジタルデータＤＧ及びディジタルアナ
ログ変換回路２の変換出力ＳＡＤを時間軸上で乗算する
ことができ、かくしてフィルタ回路１３からディジタル
データＤＧのデータ値に応じたレベルでなる出力アナロ
グ信号Ｓ。、Ｊア、。を得ることができる。

Ｇ実施例 以下図面について、本発明の一実施例を詳述する。

第４図及び第５図との対応部分に同一符号を付して示す
第１図において、１０は全体としてフローティング処理
方式のディジタルアナログ変換回路２の後段に設けられ
、デグリッチ動作と共にディジタルデータＤＧのデータ
値に応じて増幅利得を可変するようになされた時間軸乗
算回路を示し、入力抵抗ＲＩＯ及び負帰還抵抗Ｒ１１を
備える演算増幅器構成の反転増幅回路１２でなる。

この時間軸乗算回路１０の反転増幅回路１２の入力抵抗
ＲＩＯ及び反転入力端間には、ディジタル信号処理部１
７のタイミング選択回路１５から得られるパルス信号が
論理ｒＨＪレベルのとき、オン動作するようになされた
スイッチ回路１１が介挿されている。これにより、ディ
ジタルアナログ変換回路２から入力される変換出力ＳＡ
Ｎは、入力抵抗ＲＩＯを介してスイッチ回路１１に入力
され、パルス信号が論理「Ｈ」レベルの期間の間のみ、
反転増幅回路１２に入力され、その出力Ｓ□。がローパ
スフィルタ回路１３を介して、出力アナログ信号。ゎア
、。とじて送出される。

ここでディジタル信号処理部１７において、ディジタル
信号処理回路１から送出されるディジタルデータＤＧは
、従来と同様にディジタルアナログ変換回路２に入力さ
れて変換出力ＳＡＷとして送出されると共に、データ値
検出回路１４に入力され、この検出結果に応じてスイッ
チ回路１１を制御するパルス信号Ｐ＋　、Ｐｚ　、Ｐ３
を選択するパルス選択信号ＳＣＮアをタイミング選択回
路１５に送出する。

タイミング選択回路１５は、例えばアナログスイツチ構
成でなり、タイミング発生回路において、例えば水晶等
で発振された基準クロック信号５ＣＩＩに基づいて発生
した、それぞれデユーティの異なる３つのパルス信号Ｐ
＋　、Ｐｚ　、Ｐｉが入力されており、このパルス信号
Ｐ、　、Ｐ、　、Ｐ、をデータ値検出回路１４から入力
されるパルス選択信号Ｓ　ＣＷＴに基づいて、選択して
スイッチ回路１１を制御するようになされており、これ
により、スイッチ回路１１は、ディジタルデータＤＧの
データ値に応じた時間間隔でオン制御される。

この実施例において、時間軸乗算回路１０を介して得ら
れる出力アナログ信号Ｓ　ＡＮＯは、ＰＡＭ（ｐｕｌｓ
ｅ　ａｍｐｌｉｔｕｄｅ　ｍｏｄｕｌａｔｉｏｎ）波で
なり、各々のパルスの高さは記録側で標本化された標本
値に等しく、簡単化のため量子化誤差を考えないものと
し、スイッチ回路１１のオン時間をｔｏとし、標本化の
際のサンプル周期をＴとすると、出力アナログ信号Ｓ０
゜とじてのＰＡＭ波Ｍ（ｔ）は、微小幅τのパルス列が
パルス幅ｔＱまで加え合わされたものであるから、次式
、 Ｍ（ｔ） ・・・・・・　（２） で表すことができ、ここでｆ　（ｔ）　＝　Ａ　ｖＣＯ
Ｓωｖｔとおくと、（２）式のＭ（ｔ）は、次式２、Ｍ
（ｔ） ・　ｃｏｓ　（（ｎω、＋ωｖ）（ｔ−−））・・・・
・・（３） と書き換えることができ、ｎ＝０のときＭ　（ｔ）が出
力アナログ信号Ｓ　ＡＮＯの基本波となることにより、
（３）式のＭ（ｔ）は、次式、 Ｍ（ｔ） ｔ。

で表すことができる。

かくして、（４）式から標本化の際のサンプル周期に対
して、スイッチ回路１１のオン時間を制御することによ
り、これに比例したレベルでなる出力アナログ信号５Ａ
ＮＧ、が得られることがわかる。

この実施例の場合、第２図に示すように、ディジタルア
ナログ変換回路２から得られる変換出力５ＡＮ（（第２
図（Ａ））が、例えば４〔μ３〕毎に階段状に変化する
と共に、各変化後１（匹〕の間にグリッチが含まれると
すると、第１、第２及び第３のパルス信号Ｐ＋、Ｐｉ、
Ｐｓを、その立ち上がりのタイミングを変換出力５Ａｌ
ｌの安定するタイミングに選定し、そのパルスの立ち上
がり周期を４（ｐｓ）とし、かつその立ち上がりパルス
幅をディジタルデータＤＧのデータ値が大きい順（すな
わち大振幅時、中振幅時及び小振幅時）にそれぞれ、３
　（ｐａ）　　（第２図（Ｂ）　）　、１．５　　Ｃμ
ｓ）　　（第２図（Ｄ）　）　、０．７５　Ｃμｓ）　
　（第２図（Ｆ））に選定することにより、時間軸乗算
回路１０の反転増幅回路１２からは、ディジタルアナロ
グ変換回路２から得られる変換出力ＳＡＮをデグリッチ
すると共に、それぞれディジタルデータのデータ値に応
じて、３７４倍（第２図（Ｃ）実線）　、３７８倍（第
２図（Ｅ）実線）　、　３／１６倍（第２図（Ｇ）実線
）のパルス幅を有する波形でなる増幅出力５ＡＮＩ、Ｓ
□Ｚ　、５ＡＮ３　、を得ることができ、これを続くロ
ーパスフィルタ回路１３において平滑化することにより
、第１のパルス信号Ｐ１でスイッチ回路１１を制御した
場合の出力アナログ信号Ｓ。ＵＴｌｌ（第２図（Ｃ）破
線）に対して、第２及び第３のパルス信号Ｐよ及びＰ、
でスイッチ回！１１を制御した場合には、それぞれ１７
２倍（第２図（Ｅ））及び１７４倍（第２図（Ｇ））に
増幅した出力アナログ信号Ｓ。ＵＴ□２及びＳＯＵ□、
を得るようになされている。

以上の構成によれば、ディジタルデータからディジタル
アナログ変換回路及び時間軸乗算回路を介して出力アナ
ログ信号を得るにつき、時間軸乗算回路を入力抵抗に直
列に接続されたスイッチを存する反転増幅器で構成する
と共に、ディジタルデータのデータ値に応じた時間幅で
スイッチのオン時間を制御するようにしたことにより、
時間軸上でディジタルデータとディジタルアナログ変換
回路の変換出力とを乗算して、ディジタルデータのデー
タ値に応じたレベルでなる出力アナログ信号を得ること
ができる。

さらに上述の実施例によれば、（４）式においてアナロ
グ精度に係わる項が全く含まれていないことにより、出
力アナログ信号のレベルが、水晶発振器等の発振精度で
管理される時間軸精度のみで決定され、かくして従来の
抵抗を用いて利得を可変制御した場合と比較して、アナ
ログ圧縮精度を格段的に向上し得る。

なお上述の実施例において、基本波の周波数特性Ｈ（ω
Ｖ）は、次式、 で表され、これにより、第３図に示すような周波数特性
を有する。したがって大振幅時の出力アナログ信号Ｓ。

。７□の高域の低下を保障するイコライザ回路等を設け
ると、小振幅時の出力アナログ信号Ｓ。１Ｊｒ１３では
逆に高域が上昇する。このため時間軸乗算回路は、イコ
ライザ回路を必要としない程度のオーバーサンプル状Ｂ
（例えば４倍以上）で用いると良いことがわかる。

また上述の実施例においては、ディジタルアナログ変換
回路の変換出力として、グリッチを有するものを想定し
て、大振幅時も所定のパルス信号を用いてスイッチ回路
を制御するようにしたが、グリッチの無い変換出力を得
られるディジタルアナログ変換回路を用いる場合には、
大振幅時は常時スイッチ回路をオン制御して、時間軸乗
算回路を単なる反転増幅回路として用い、小振幅時及び
小振幅時には、それぞれ１／２．１／４の時間幅でスイ
ッチ回路をオン制御するようにしても上述の実施例と同
様の効果を実現できる。

さらに上述の実施例においては、フローティング処理方
式のデイ・ジタルアナログ変換回路を用いた場合につい
て述べたが、積分型のディジタルアナログ変換回路のよ
うに、変換出力の直流レベルとデグリッチ回路の仮想接
地電位が異なる場合でも、スイッチのオン時間の間隔に
依らず、出力アナログ信号の直流基準点は一定であり、
フローティング処理が適用できる。またさらに拡張して
記録側で標本化する際のサンプル周期がディジタルアナ
ログ変換回路の変換パルス幅より広いとき、この変換出
力に対しては、利得１以上に増幅する（すなわち伸長動
作する）ようにしても良い。

さらにまた上述の実施例においては、本発明をＣＤプレ
ーヤ等のディジタルオーディオ信号再生システムに適用
したが、本発明はこれに限らず、他のディジタル信号処
理を行う電子機器に広く適用して好適なものである。

Ｈ発明の効果 上述のように本発明によれば、ディジタルデータからデ
ィジタルアナログ変換回路及び時間軸乗算回路を介して
出力アナログ信号を得るにつき、時間軸乗算回路を入力
抵抗に直列に接続されたスイッチを有する反転増幅器で
構成すると共に、ディジタルデータのデータ値に応じた
時間幅でスイツチのオン時間を制御するようにしたこと
により、時間軸上でディジタルデータとディジタルアナ
ログ変換回路の変換出力とを乗算し、高い精度でディジ
タルデータのデータ値に応じたレベルでなる出力アナロ
グ信号を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す接続図、第２図はその
動作の説明に供する信号波形図、第３図はその周波数特
性を示す特性曲線図、第４図はフローティング処理方式
によるディジタルアナログ壺換の説明に供する路線図、
第５図はその従来の構成を示す接続図である。 １・・・・・・ディジタル信号処理回路、２・・・・・
・ディジタルアナログ変換回路、３・・・・・・増幅回
路、４．１２・・・・・・反転増幅回路、５．６．７．
１１・・・・・・スイッチ回路、１０・・・・・・時間
軸乗算回路、１３・・・・・・ローパスフィルタ回路、
１４・・・・・・データ値検出回路、１５・・・・・・
タイミング選択回路、１６・・・・・・タイミング発生
回路、１７・・・・・・ディジタル信号処理部。 （Ａ）　　　　　　　　　　　（Ｂ）　　　　　　　　
　（ｃ）テ”り゛リッチ　回路の＠戊 茶５　区

Claims (1)

1. 【特許請求の範囲】 ディジタルデータがディジタルアナログ変換回路を介し
   て入力され、入力抵抗に直列に接続されたスイッチを有
   する反転増幅器と、 上記ディジタルデータのデータ値に応じた時間幅で、上
   記スイッチのオン時間を制御するスイッチ制御回路と、 上記反転増幅器から得られる反転出力を、フィルタリン
   グして出力するフィルタ回路と を具え、上記ディジタルデータ及び上記ディジタルアナ
   ログ変換回路の変換出力を時間軸上で乗算し、上記フィ
   ルタ回路から上記ディジタルデータのデータ値に応じた
   レベルでなる出力アナログ信号を得るようにした ことを特徴とする時間軸乗算回路。