JPH01197880A - 回路図面表示方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータシステムを用いて、ＬＳＩの
論理回路等の回路図面を入力し表示する回路図面表示装
置に関するものである。

〔従来の技術〕

第４図は、この種の回路図面表示装置のハードウェア構
成を示すブロック図で弗る。図において、１は表示装置
本体、２は回路図面等を表示するＣＲＴ、３は本体１に
コマンドや図形等を入力するためのキーボード、４はＣ
ＲＴ２の画面上の位置を指定するマウス、５は各種回路
構成素子や回路図面が図面情報として格納される磁気デ
ィスク装置等の外部記憶装置である。

表示装置本体ｌは、ＣＰＵ６と、当該ＣＰＵ６が処理す
るプログラムやデータが格納されるＲＯＭ？及びＲＡＭ
８と、ＣＲＴ２を制御するＣＲＴコントローラ９と、キ
ーボード３やマウス４及び外部記憶装置５との入出力の
インタフェースを司どるＩ１０インタフェースＩＯとか
ら構成され、それぞれ内部バス１ａにより接続されてい
る。

第５図は、ＣＲＴ２の画面ｌｌ上に表示された論理回路
図を示したものであり、各素子１２ａ〜１２ｅの対応す
る端子間が信号配線１３ａ。

１３ｂ用いて接続されて、論理回路図として表示されて
いる。

次に動作について説明する。キーボード３から所定のコ
マンドを入力すると、Ｉ１０インタフェース１０を介し
てＣＰＵ６へこのコマンドが送られる。ＣＰＵ６はＲＯ
Ｍ７に格納されたソフトウェアによりコマンドを解釈し
、ＣＲＴコントローラ９やＩ１０インタフェースｌＯへ
指示を与える。

ここで、外部記憶装置５から素子１２ａ〜１２ｅを読み
出すコマンドをキーボード３から入力すると、上・述し
た手順でＩ１０インタフェース１０を介して外部記憶装
置５から素子１２ａ〜１２４３が読み出され、マウス４
を用いてＣＲＴＺ上の所望の位置に各素子１２８〜１２
ｅを配置する。さらに、ＣＲＴＺ上に配置された各素子
１２ａ〜１２ｅの対応する端子間を、線分を引くコマン
ドをキーボード３から入力することにより、信号配線１
３ａ、１３ｂを用いて接続する。

このような動作を繰り返すことにより、第５図に示すよ
うな論理回路図がＣＲＴ２の画面上に描かれる。表示さ
れた論理回路図は書き込みコマンドにより外部記憶装置
５へ書き込むことができる。

〔発明が解決しようとする課題〕

従来の回路図面表示は以上のようになされているが、入
力された回路図面中の信号の配線本数であるピンペア数
を知るためには直接画面上でその本数を数える必要があ
った。ピンペア数は、特にＬＳＩの配線が可能か否かを
判断する目安となるが、回路図面が複雑になると表示さ
れたＬＳＩ回路のピンペア数の規模を知るのに手間がか
かるという問題点がありた。

この発明は上記のような問題点を解消するためになされ
たもので、回路図面中のピンペア数を簡単に知ることの
できる回路図面表示方式を提供することを目的とする。

〔課題熱を解決するための手段〕

この発明に係る回路図面表示方式は、入力された回路図
面中の信号配線を検索し、得られた信号配線により互い
に接続されるビンペア数を検出して表示画面上に表示す
るようにしたものである。

［作用〕 この発明においては、人力された回路図面中のピンペア
数を、回路図面中の信号配線を検索することにより検出
して表示画面上に表示する。回路図面中のピンペア数は
、検索された信号配線に接続されているピン数をカウン
トし、ピン数より１減じた値を各信号配線毎のピンペア
数゛とし、その総和を求めることにより検出することが
できる。

〔実施例〕

以下、この発明の一実施例を第１図ないし第３図に基づ
いて説明する。第１図は実施例による回路図面表示方式
の要部を示すフローチャートである。同図において、２
０〜２６はこの方式を実行するプログラムのフローの各
ステップを示している。また、第２図は本実施例により
ＣＲＴ上に表示された表示画面１１を示したものであり
、１４はビンペア数総和表示である。また、第３図は信
号名１６ビ該信号の配線本数を示すビンペア数１７とを
格納するピンベア数テーブル１５を示したものである。

なお、ハードウェアの構成は第４図に示す従来の装置と
同様であるが、異なる点は、第１図に示すフローチャー
トの内容を有するプログラム及び第３図に示すビンペア
数テーブル１５をＲＡＭ８に格納して、キーボード３か
らコマンドを入力することにより当該プログラムを起動
し、実行できる点である。

次に動作について説明する。なお、従来例で説明した動
作により論理回路図面が入力され表示画面上に表示され
ているものとする。第１図において、ステップ２０で上
述したコマンドにより起動されたプログラムは、先ず妄
チップ２１において、゛第４図のＲＡＭ８に格納しであ
る第３図に示すピンペア数テーブル１５内のビンペア数
１７を初期化する０次いで、ステップ２２において、第
２図に示すようにＣＲ７画面１１上に表示された論理回
路図面中で順次信号配線１３ａ、１３ｂを検索する。任
意の信号配線が検索されるとステップ２３において、検
索された信号配線に接続されているピン数をカウントし
、該ピン数より１減じた値を当該信号配線のピンペア数
とし、ピンペア数テーブル１５内に検索した信号名１６
と対応するピンペア数１７を代入する。−次いで、ステ
ップ２４で、ＣＲ７画面１１上の信号配線１３ａ。

１３ｂを総て検索したかどうかを判定し、まだ検索すべ
き信号配線がある時はステップ２２から再度繰り返し、
ない時はステップ２５においてビンペア数テーブル１５
内の総てのピンペア数１７の総和を求め、ビンペア数テ
ーブル１５内の総和欄に格納し、該ピンペア数の総和を
ＣＲ７画面ｌｌ上に表示する。第２図はこのようにして
表示されたビンペア数総和表示１４と論理回路図面とを
表示したものである。図に示されるように信号配線１３
ａ、１３ｂとビンペア数総和表示１４とが同一画面上に
表示されている。最後にステップ２６で上記コマンド実
行を終了する。

なお、上記実施例では、ＣＲＴ画面上に表示されている
論理回路図面中の信号配線を検索したが、論理回路図面
上を指定して、ＣＲＴ画面上に表示されていない外部記
憶装置５内に書き込まれている論理回路図面について信
号配線の検索を行うようにしてもよい。

また、表示される回路図面は必ずしも論理回路に限定さ
れるものではなく、複数の素子を含むアナログ回路図面
であってもよい。

更に、この方式を実現するプログラムをＲＡＭ８に格納
してＣＰＵＩで実行するものとして説明したが、ＲＯＭ
７に格納するようにしてもよい。

〔発明の効果〕

以上のように、この発明によれば、入力された回路図面
中の信号配線を検索し、得られた信号配線により互いに
接続されるピンペア数を検出して表示画面上に表示する
ようにしたので、回路図面中のピンペア数を目視で数え
ることなく簡単に知ることができ、正確にしかも速く配
線が可能か否かの目安を知ることができるという効果が
ある。

【図面の簡単な説明】

第１図はこの発明の一実施例による回路図面表示方式の
要部を示すフローチャート、第２図は実施例によるＣＲ
Ｔ画面の表示例を示す図、第３図は論理回路図面の信号
名とピンベア数とを格納するビンペア数テーブルを示す
図、第４図は回路図面表示装置のハードウェア構成を示
すブロック図、第５図は従来のＣＲＴ画面の表示例を示
す図である。 ｌは表示装置本体、２はＣＲＴ、３はキーボード、４は
マウス、５は外部記憶装置、６はＣＰＵ、７はＲＯＭ、
８はＲＡＭ、９はＣＲＴコントローラ、１０はＩ１０イ
ンタフェース、１１はＣＲＴ画面（表示画面）、１２ａ
〜１２ｅは素子、１３ａ、１３ｂは信号配線、１４はビ
ンペア数総和表示、１５はピンペア数テーブル、１６は
信号名、１７はピンペア数である。 なお、図中、同一符号は同−又は相当部分を示す。 代理人　　大君　増ｍ（ばか２名） ６１図 １７；ご′ンペ７をＬ １；表示装置本体 第５図 手続補正書（自発） 平成１３１５ →Ｎ←　　年　　月　　日 特許庁長官殿　　　　　　　　　　　　　　　ＶξΔ１
、事件の表示　　特願昭６３−０２２２１３号２、発明
の名称 回路図面表示方式 ３、補正をする者 代表者　志　岐　守　哉 ５　補正の対象 発明の詳細な説明の欄。 ６　補正の内容 明細書第８頁第１行目「格納してＣＰＵＩで」とあるの
を「格納してＣＰＵ６で」と補正する。 以上

Claims (1)

【特許請求の範囲】
1. 　コンピュータシステムを用いて、回路図面を入力し表
   示画面上に表示する回路図面表示装置において、入力さ
   れた回路図面中の信号配線を検索し、得られた信号配線
   により互いに接続されるピンペア数を検出して表示画面
   上に表示するようにしたことを特徴とする回路図面表示
   方式。