JPS63201734A - デ−タ処理装置試験方式 - Google Patents

デ−タ処理装置試験方式

Info

Publication number
JPS63201734A
JPS63201734A JP62034811A JP3481187A JPS63201734A JP S63201734 A JPS63201734 A JP S63201734A JP 62034811 A JP62034811 A JP 62034811A JP 3481187 A JP3481187 A JP 3481187A JP S63201734 A JPS63201734 A JP S63201734A
Authority
JP
Japan
Prior art keywords
error
instruction
data
register
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62034811A
Other languages
English (en)
Other versions
JPH0648464B2 (ja
Inventor
Mitsuo Ichinoseki
一関 光雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62034811A priority Critical patent/JPH0648464B2/ja
Publication of JPS63201734A publication Critical patent/JPS63201734A/ja
Publication of JPH0648464B2 publication Critical patent/JPH0648464B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリに格納された命令を逐次実行していくデ
ータ処理装置の試験方式に関する。
〔従来の技術〕
従来、この種のデータ処理装置試験方式では、試験対象
命令の実行結果エラーが検出された時試験対象命令実行
後のチェック対象データ結果値等の表示は行なうが、試
験対象命令を表示していなかった。
〔発明が解決しようとする問題点〕
上述した従来の方式は、試験対象命令実行の結果エラー
が検出された時に試験対象命令を表示していないため、
エラー解析のために試験プログラムのアセンブルリスト
や仕様書を見る必要があり、障害箇所検出までに多大の
時間を要するという欠点かある。
〔問題点を解決するための手段〕
本発明のデータ処理装置試験方式は、試験対象命令の格
納アドレスを登録する登録手段と、前記試験対象命令実
行前の動作環境を設定する環境設定手段と、前記試験対
象命令を実行する実行手段と、前記実行手段で実行され
た試験対象命令の実行結果を期待値と比較してエラーの
有無をチェツりするチェック手段と、前記チェック手段
でエラーが検出された時にエラーメツセージの一部とし
て前記登録手段で登録されたアドレスを基に試験対象命
令を表示する表示手段を含む。
〔作 用〕
このように、データ処理装置の命令試験でエラーが検出
された時にエラーメツセージの一部として試験対象命令
を表示することにより、試験プログラムのアセンブルリ
ストや仕様書がなくてもエラー解析が可能になる。
〔実施例〕
次に、本発明の実施例について図面を参照しで説明する
第1図を参照すると、本実施例は、登録手段1、環境設
定手段2、実行手段3、チェック手段4、表示手段5、
テストデータブロック6、コンソール7から構成される
第2図を参照すると、登録手段1はクリア1a、チェッ
ク番号登録1b、チェック項目登録1C1命令アドレス
登録1dから構成される。第3・へ 図を参照すると、環境設定手段2はレジスタチェック情
報登録2a、データチェック情報登録2bから構成され
る。第4図を参照すると、実行手段3は命令実行3aか
ら構成される。第5図を参照すると、チェック手段4は
、レジスタ結果値登録4a、レジスタチェック4b、レ
ジスタエラーフラグ設定4c、データチェック4d、デ
ータエラーフラグ設定4eがら構成される。第6図を参
照すると、表示手段5は、エラーチェック5a、エラー
メツセージヘッダ出力5b、レジスタエラーチェック5
C、レジスタエラー情報出力5d、データエラーチェッ
ク5e、データエラー情報出力5fから構成される。第
7図を参照すると、テストデータブロック6は、エラー
フラグ6a、チェック番号6b、チェック項目アドレス
6C2命令アドレス6d、レジスタ初期値アドレス6e
、レジスタ結果値アドレス6f、レジスタ期待値アドレ
ス69、レジスタマスク値アドレス6h、データ長61
、データ結果値アドレス6j、データ期待値アドレス6
k、データマスク値アドレス61から構成される。
次に、本実施例の動作について図面を参照して説明する
まず、登録手段]のクリア1aでテストデータブロック
6内のエラーフラグ6auゼロクリアし、チェック番号
登録1bで試験項目識別のための10進2桁のチェツク
番号6b%登録し、チェック項目アドレス6Cに登録し
、命令アドレス登録1dで命令実行3aの示す試験対象
命令のアドレスを命令アドレス6dに登録する。
次に、環境設定手段2のレジスタチェック情報登録2a
てレジスタチェック4bにおいてチェックするためにあ
らかじめ用意されたレジスタ期待値格納エリアのアドレ
スをレジスタ期待値アドレス69に、レジスタチェック
4bにおいてチェックするためにあらかじめ用意された
レジスタマスク値のアドレスをレジスタマスク値アドレ
ス6hに登録し、レジスタ初期値アドレス6eの領域に
命令実行3a直前のレジスタ値を登録し、データチェッ
ク情報登録2bでデータチェック4dにおいて比較する
データのバイト数をデータ長61に、命令実行3aの示
す試験対象命令によって更新されるデータのアドレスを
データ結果値アドレス6jに、データチェック4aでチ
ェックするためにあらかじめ用意されたデータ期待値の
アドレスをデータ期待値アドレス6kに、データチェッ
ク4aでチェックするためにあらかじめ用意されたデー
タマスク値のアドレスをデータマスク値アドレス61に
登録する。
次に実行手段3の命令実行3aで試験対象命令を実行す
る。
次にチェック手段4のレジスタ結果値登録4aでレジス
タ結果値アドレス6fが示す領域に命令実行3a直後の
レジスタ値を登録し、レジスタ結果値とレジスタ期待値
アドレス69が示す領域のレジスタ期待値とをそれぞれ
レジスタマスク値アドレス6hが示す領域のレジスタマ
スク値との間で論理積を取った後に比較して、等しけれ
ばデータチェック4dの処理へ移り、等しくなければレ
ジスタエラー7フラグ設定4Cでエラーフラグ6aのレ
ジスタエラーフラグビットに1をセットした後データチ
ェック4dの処理へ移る。データチェック4dではデー
タ結果値アドレス6jが示す領域のデータ結果値とデー
タ期待値アドレス6kが示す領域のデータ期待値とをそ
れぞれデータマスク値アドレス61が示す領域のデータ
マスク値との間で論理積を取った後に比較して、等しけ
れば表示手段5の処理へ移り、等しくなければデータエ
ラーフラグ設定4eでエラーフラグ6aのデータエラー
フラグビットに1をセットした後表示手段5の処理へ移
る。
次に、表示手段5のエラーチェック5aでエラーフラグ
6a’lrチエツクして全てゼロなら処理を終了し、い
ずれかのビットがゼロでなかったならエラーメツセージ
ヘッダ出力5bでチェック番号6bが示すチェック番号
と、チェック項目アドレス6Cが示す試験概要を表すメ
ツセージと、命令アドレス6dが示す試験対象命令とを
コンソール7に表示し、レジスタエラーチェック5Cで
レジスタ初期値アドレス6eが示す領域のレジスタ初期
値と、レジスタ結果値アドレス6fが示す領域のレジス
タ結果値と、レジスタ期待値アドレス6fが示す領域の
レジスタ期待値と、レジスタマスク値アドレス6hが示
す領域のレジスタマスク偵とをコンソール7に表示し、
データエラーチェック5eでエラーフラグ6aのデータ
エラーフラグビットをチェックしてゼロなら処理を終了
し、ゼロでなかったならデータエラー情報出力5fでデ
ータ結果値アドレス6jが示すデータ結果値と、データ
期待値アドレス6kが示すデータ期待値と、データマス
ク値アドレス61が示すデータマスク値とをデータ長6
1で示すバイト数だけコンソール7に表示する。
以上の処理により、エラーが検出された時にエラーメツ
セージの一部として自動的に試験対象命令が表示されて
いる。
〔発明の効果〕
以上説明したように本発明は、データ処理装置の命令試
験でエラーが検出された時にエラーメ・ンセージの一部
として試験対象命令を表示することにより、試験プログ
ラムのアセンブルリストや仕様書がなくてもエラー解析
が可能になるという効果がある。
【図面の簡単な説明】
第1図は本発明のデータ処理袋M試験方式の一実施例の
ブロック図、第2図は登録手段1のフローチャート、第
3図は環境設定手段2のフローチャート、第4図は実行
手段3のフローチャート、第5図はチェック手段4のフ
ローチャート、第6図は表示手段5のフローチャート、
第7図はテストデータブロック6の形式を示す図である
。 1・・・・・・登録手段、2・・・・・・環境設定手段
、3・・・・・・実行手段、4・・・・・・チェック手
段、5・・・・・・表示手段、6・・・・・・テストデ
ータブロック7・・・・・・コンソール。 I′tID     Ol) ?+                       
    N第 00 第7図

Claims (1)

  1. 【特許請求の範囲】 メモリに格納された命令を逐次実行して行くデータ処理
    装置において、 試験対象命令の格納アドレスを登録する登録手段と、前
    記試験対象命令実行前の動作環境を設定する環境設定手
    段と、前記試験対象命令を実行する実行手段と、前記実
    行手段で実行された試験対象命令の実行結果を期待値と
    比較してエラーの有無をチェックするチェック手段と、
    前記チェック手段でエラーが検出された時にエラーメッ
    セージの一部として前記登録手段で登録されたアドレス
    を基に試験対象命令を表示する表示手段を含むデータ処
    理装置試験方式。
JP62034811A 1987-02-17 1987-02-17 デ−タ処理装置試験方式 Expired - Lifetime JPH0648464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62034811A JPH0648464B2 (ja) 1987-02-17 1987-02-17 デ−タ処理装置試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62034811A JPH0648464B2 (ja) 1987-02-17 1987-02-17 デ−タ処理装置試験方式

Publications (2)

Publication Number Publication Date
JPS63201734A true JPS63201734A (ja) 1988-08-19
JPH0648464B2 JPH0648464B2 (ja) 1994-06-22

Family

ID=12424596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62034811A Expired - Lifetime JPH0648464B2 (ja) 1987-02-17 1987-02-17 デ−タ処理装置試験方式

Country Status (1)

Country Link
JP (1) JPH0648464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115344488A (zh) * 2022-08-12 2022-11-15 唯品会(广州)软件有限公司 自动化测试异常处理方法、装置、存储介质及计算机设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738245U (ja) * 1980-08-15 1982-03-01

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738245U (ja) * 1980-08-15 1982-03-01

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115344488A (zh) * 2022-08-12 2022-11-15 唯品会(广州)软件有限公司 自动化测试异常处理方法、装置、存储介质及计算机设备

Also Published As

Publication number Publication date
JPH0648464B2 (ja) 1994-06-22

Similar Documents

Publication Publication Date Title
US5038348A (en) Apparatus for debugging a data flow program
JPS63201734A (ja) デ−タ処理装置試験方式
JPH0448257B2 (ja)
JPH04308994A (ja) 電子レジスタ
JPH05334135A (ja) プログラム異常終了時のエラー情報表示方式
JPH0478938A (ja) コンピュータ運用支援システム
JPH08202415A (ja) プログラミング装置のプログラム更新検出方法
JPH0833850B2 (ja) 障害情報表示方式
JPH04248634A (ja) デバッガ
JPH02287636A (ja) ログデータの収集方法
JPH029370B2 (ja)
JPS6048549A (ja) マイクロプロセッサの状態表示回路
JPH01125634A (ja) モジュール連携テスト方法
JPH02259844A (ja) プログラムデバッグ方式
JPS6339048A (ja) 診断プログラム実行方式
JPS62118448A (ja) 不定値参照の検出方式
JPH04246726A (ja) モジュール仕様書の検査システム
JPH05127941A (ja) 故障診断処理装置
JPH01162094A (ja) ボタン電話装置
JPH04213124A (ja) インタフェース検査処理装置
JPS61105590A (ja) デ−タ表示方式
JPH03194625A (ja) 情報処理装置のアドレストレース方式
JPS63189937A (ja) 情報処理システムの版数確認方式
JPH11191072A (ja) デバッグのブレイク処理方法及びデバッグ処理装置
JPS62224833A (ja) デ−タ形式の適否検査方式