JPH01199245A - 外部記憶装置を有する出力装置 - Google Patents

外部記憶装置を有する出力装置

Info

Publication number
JPH01199245A
JPH01199245A JP63022852A JP2285288A JPH01199245A JP H01199245 A JPH01199245 A JP H01199245A JP 63022852 A JP63022852 A JP 63022852A JP 2285288 A JP2285288 A JP 2285288A JP H01199245 A JPH01199245 A JP H01199245A
Authority
JP
Japan
Prior art keywords
data
output
sram
storage device
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63022852A
Other languages
English (en)
Other versions
JPH07101403B2 (ja
Inventor
Toshiyuki Katsu
勝　利幸
Fusako Inotsume
総子 猪爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP63022852A priority Critical patent/JPH07101403B2/ja
Priority to US07/236,410 priority patent/US4953132A/en
Publication of JPH01199245A publication Critical patent/JPH01199245A/ja
Publication of JPH07101403B2 publication Critical patent/JPH07101403B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は外部記憶装置、例えば、スタテックＲＡＭ等の
ＲＡＭを有する出力装置の出力時におけるＲＡＭを制御
するための回路に改良を施した外部記憶装置を有する出
力装置に関する。
〔従来の技術〕
従来における外部記憶装置を有する出力装置の一例を第
３図に示し、以下この回路について説明する。
１は外部記憶装置であるスタテックＲＡＭ　（以下ＳＲ
ＡＭという）、２は該ＳＲＡＭＩをコントロールライン
２ａを介して制御し、また、ＳＲＡＭ１が能動状態であ
る時に内部データをデータライン２ｂを介して得るため
の外部記憶装置制御部（以下ＳＲＡＭ制御部という）、
３は該ＳＲＡＭ制御部２で得られたデータを出力するた
めの出力データ制御部、４は該出力データ制御部３より
の出力信号により制御される出力部である。
次ぎに、前記構成に基づいて動作を説明するに、ＳＲＡ
Ｍ制御部２はコントロールライン２ａによりＳＲＡＭＩ
を能動状態にし、データライン２ｂを介してＳＲＡＭＩ
の内部データを出力データ制御部３に転送する。そして
、出力データ制御部３はこの得られたデータを加工して
出力部４に送出し、該出力部４を制御するものである。
〔発明が解決しようとする課題〕
ところで、前記した従来の出力装置にあっては、出力部
４が大電流（第２図（ａ））を要する場合に、該出力部
４が出力中において電源電圧（第２図（ロ））がＳＲＡ
ＭＩの動作電圧（第２図（Ｃ））を下回る場合があるた
め、ＳＲＡＭＩよりデータライン２ａより得られるデー
タに異常が発生することがあり、従って、出力部４が異
常動作を行う等の問題があった。
〔発明の目的〕
本発明は前記した問題点を解決せんとするもので、その
目的とするところは、出力部が大電流を要する場合にお
いてＲＡＭを非能動状態（バックアップ状態）とするこ
とにより、ＲＡＭに格納されたデータの保護および正確
なるデータを出力できるようにした外部記憶装置を有す
る出力装置を提供することにある。
〔発明の概要〕 本発明は前述の目的を達成するために、外部記憶装置よ
りのデータを外部記憶装置制御部を介して記憶部に一時
的に記憶すると共に、出力部に大電流が流れる時に前記
外部記憶装置をバ・ンクア・ツブして非能動状態とした
ことを要旨とするものである。
〔発明の実施例〕
以下、本発明の一実施例を第１図のプロ・ンク図と共に
説明する。なお、前記した第３図と同一符号は同一回路
を示し説明は省略する。
本発明において前記した第３図の従来例と相違する点は
、ＳＲＡＭ制御部２と出力データ制御部３との間に記憶
部５を設けたことである。
次ぎに、前記した回路構成に基づいて動作を説明するに
、ＳＲＡＭ２はコントロールライン２ａを介してＳＲＡ
ＭＩを能動状態にし、データライン２ｂを介して得られ
たＳＲＡＭＩの内部データを一時的に記憶部５に記憶す
る。次いで、ＳＲＡＭ制御部２はコントロールライン２
ａを介してＳＲＡＭＩを非能動状態とする。すなわち、
コントロールライン２ａを制御し、ＳＲＡＭＩのチップ
イネーブルを強制的にオフにし、ＳＲＡＭｌ０印加電圧
がバックアップ電圧（第２図（ロ））となるようにする
。
そして、記憶部５に一時的に記憶されたデータは順次出
力データ制御部３に送出されるので、該出力データ制御
部３は、この得られたデータにより出力部４を制御する
。従って、出力部４に大電流が流れ電源電圧が低下して
も、この時ＳＲＡＭ１は非能動状態となっているので、
該ＳＲＡＭＩの内部データが破損されたりすることがな
く、また、出力部４を制御するデータは制御部５よりの
データを出力データ制御部３で加工したデータであるこ
とによって、正確なる制御が行われるものである。
なお、前記した出力部４としては、リモートコントロー
ル用赤外線駆動装置あるいはベル発生装置の応用が考え
られる。
また、本発明の実施例にあっては、外部記憶装置として
スタテックＲＡＭの場合について説明したが、該スタテ
ックＲＡＭに限定されるものではない。
〔発明の効果〕
本発明は前記したように、外部記憶装置に格納されたデ
ータを該外部記憶装置とは別に設けた記憶部に記憶して
、この記憶部からのデータで出力部を制御するようにし
たので、出力部を制御するデータの異常を防止でき、従
って、出力部を正確に制御でき、また、大電流を要する
出力部が出力中は、前記外部記憶装置を非能動状態にす
るようにしたので、電源電圧の低下による外部記憶装置
のデータを保護できる等の効果を有するものである。
【図面の簡単な説明】
第１図は本発明の一実施例を示すブロック図、第２図は
波形図、 第３図は従来例を示すブロック図である。 １・・・外部記憶装置（ＳＲＡＭ）　、２・・・外部記
憶装置制御部（ＳＲＡＭ制御部）、３・・・出力データ
制御部、４・・・出力部、５・・・記憶部。 特許出願人　　　パイオニア株式会社 第１図 第２図 Ｄ 第３図

Claims (1)

    【特許請求の範囲】
  1. 　スタテックＲＡＭ等の外部記憶装置と、該外部記憶装
    置を能動状態にすると共に内部データを引き出す外部記
    憶装置制御部と、該外部記憶装置制御部により得たデー
    タを一時的に記憶する記憶部と、該記憶部よりのデータ
    を加工して出力する出力データ制御部と、該出力データ
    制御部よりのデータにより制御される出力部とを具備し
    、前記出力部が大電流を要する場合に、前記外部記憶装
    置制御部により前記外部記憶装置をバックアックして非
    能動状態にしたことを特徴とする外部記憶装置を有する
    出力装置。
JP63022852A 1988-02-04 1988-02-04 外部記憶装置を有する出力装置 Expired - Lifetime JPH07101403B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63022852A JPH07101403B2 (ja) 1988-02-04 1988-02-04 外部記憶装置を有する出力装置
US07/236,410 US4953132A (en) 1988-02-04 1988-08-25 Memory circuit for and method of protecting memory data integrity during an output operation utilizing memory data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63022852A JPH07101403B2 (ja) 1988-02-04 1988-02-04 外部記憶装置を有する出力装置

Publications (2)

Publication Number Publication Date
JPH01199245A true JPH01199245A (ja) 1989-08-10
JPH07101403B2 JPH07101403B2 (ja) 1995-11-01

Family

ID=12094246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63022852A Expired - Lifetime JPH07101403B2 (ja) 1988-02-04 1988-02-04 外部記憶装置を有する出力装置

Country Status (2)

Country Link
US (1) US4953132A (ja)
JP (1) JPH07101403B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2719852B2 (ja) * 1991-03-07 1998-02-25 三菱電機株式会社 半導体記憶装置およびそれからのデータ読出方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58133696A (ja) * 1982-02-03 1983-08-09 Hitachi Ltd 記憶制御方式
US4713765A (en) * 1984-02-24 1987-12-15 Nippondenso Co., Ltd. Control system for an engine having an air intake passage
US4623887A (en) * 1984-05-15 1986-11-18 General Electric Company Reconfigurable remote control

Also Published As

Publication number Publication date
US4953132A (en) 1990-08-28
JPH07101403B2 (ja) 1995-11-01

Similar Documents

Publication Publication Date Title
JPS59200327A (ja) 周辺装置の制御方式
JPS63279183A (ja) 発振器を監視するための集積回路装置および方法
US5032971A (en) Power sypply system for converting an A.C. power supply voltage into D.C. power supply voltage
JPH07101403B2 (ja) 外部記憶装置を有する出力装置
JPS58168118A (ja) 自動電源切断制御方式
JPS63180117A (ja) 計算機システムの停電処理方式
JPH05143479A (ja) データ保持制御装置
JPH0198017A (ja) プリンタ制御装置
JPS6326892A (ja) メモリ装置
JPH01205257A (ja) 集積回路
JPS61198489A (ja) バブルカセツト装置
JPH06141535A (ja) Ｄｃ／ｄｃコンバータ
JPS63157254A (ja) シングルチツプ・マイクロコンピユ−タ
JP2604378B2 (ja) 半導体集積回路のテスト回路
JPH01302594A (ja) Ｄｒａｍメモリのバックアップ方式
JPS62145454A (ja) 入出力ポ−ト制御回路
JP2555568B2 (ja) 蓄積プログラム制御交換機
JPS61193222A (ja) 可搬形記憶装置
JPS60167634A (ja) 電源供給制御方式
JPS595304A (ja) シ−ケンス制御における外部メモリ書き込み確認方法
JPS63205705A (ja) プログラマブルコントロ−ラ
JPS62107302A (ja) 多重化制御装置
JPH02304481A (ja) 表示制御装置
JPH0454650A (ja) メモリー回路
JPS6171443A (ja) テ−プレコ−ダの制御装置