JPH01199280A - 逐次マスク演算処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 ｎ画素×ｍ画素（ｎ、ｍは正の整数）のマスクを用いて
マスク演算処理を行う画像処理装置における逐次マスク
演算処理方式に関し、 画像データに対するマスク処理を高速に行うことを目的
とし、 ｍ＋１本のラインメモリと、ｍビット×ｎ段のパイプラ
インレジスタと、画像データのＹ方向のアドレスの初期
値を設定した後、１ラインの画像データを演算する毎に
該アト−レスを更新して、且つその開始アドレス（ＹＳ
）と最終アドレス（ＹＥ）とを検出して、上記ラインメ
モリへの画像データの書き込みと、該ラインメモリから
上記パイプラインレジスタへのライン単位の読み出しと
、更に、マスク演算機構での画像データのＹ方向の周辺
部の処理を制御する手段と、該画像データのＸ方向のア
ドレスの初期値を設定した後、１画素の画像データに対
するマスク演算毎に該アドレスを更新して、且つその開
始アドレス（ＸＳ）と最終アドレス（χＥ）を検出して
、上記ラインメモリから上記パイプラインレジスタへの
画素毎の読み出しと、上記マスク演算機構での画像のＸ
方向の周辺部の処理を制御する手段とを設けて、上記ｍ
＋１本のラインメモリのｍ本に読み出したｍラインの画
像データを、上記パイプラインレジスタにｍ画素宛取り
出し、該パイプラインレジスタに取り出したｎ画素×ｍ
画素の画像データについて、上記ｎ画素×ｍ画素からな
るマスクを用いてマスク演算を逐次的に処理しながら、
次のラインの画像データを残りの１本のラインメモリに
転送するように構成する。

〔産業上の利用分野〕

本発明は、ｎ画素×ｍ画素（ｎ＋ｍは正の整数）のマス
クを用いてマスク演算処理を行う画像処理装置における
逐次マスク演算処理方式に関する。

最近の計算機システムの処理能力の向上と、最近のメモ
リ素子の大容量化に伴って、リモートセンシング（資源
探査、気象探査等）等の分野において、イメージデータ
からなる画像を高速に処理することが求められるように
なってきた。

このような画像処理においては、例えば、３×３の画素
からなるマスクによるマスク演算処理を行うことが屡あ
るが、従来その処理速度が遅く実用的でなかったことか
ら、該マスク演算処理を実用的な速度で処理できるマス
ク演算処理方式が必要とされていた。

〔従来の技術と発明が解決しようとする課題〕第３図は
従来のマスク演算処理方式を説明する図であり、（ａ）
はドツト表現されている画像と画素との関係を示し、（
ｂ）は３×３のマスクの例を示し、（ｃ）はマスク演算
処理の概念を示し、（ｄ）は従来のマスク演算処理装置
の構成例を示している。

今、本図の（ａ）に示した画像中のドツト　（画素）（
ｆｉ、ｊ）に対するマスク演算処理（又は、空間フィル
タ処理とも云う）の内、例えば、平滑化処理（平滑化フ
ィルタ処理）は、（ｂ）図に示した、３×３のマスクで
行う場合、 ｇｉ、Ｊ・１／９　（ｆｉ−＋、ｊ−＋＋ｆｉ−ｔｏ　
ｊ＋ｆｔ−皿、Ｊや１＋ｆｔ、ｊ−＋＋ｆ五＋　　Ｊ　
＋’＝＋ｉヤ宜＋ｆｔ＋＋＋　；−ｔ＋ｆ＝＋＋＋　４
　＋ｆｔやＩ＋　１４＋）で求めることができる。

又、画像の境界を求める時等に使用される微分処理では
、 ｇｉ、ｊ　＝１／４　（ｆｉ・ｊ−１＋ｆｉ−１＋　ａ
　”’＋ｌ＋ｊ＋ｆ＝、Ｊ、＋−４　ｆｔ、Ｊ） で求められる。

この微分処理においては、負の結果が得られる場合があ
るが、この負の結果を正のデータに変換して出力するよ
うにしても良い。

上記のマスク演算処理には、次のように特徴が見られる
。

■　該マスク演算処理は局所的で、隣接ドツト（画素）
の演算結果に影響を受けることがない。

即ち、該演算結果を元の画像に帰還していない。

（これは、（ｄ）図から明らかなように、元の画像デー
タと、マスク演算結果データとが分離されていることに
よる） ■　画像データの配列が２次元的であり、現在多用され
ているメモリの一次元性との相性が悪く、該メモリ上の
画像データのアクセスに時間を要する。（（ｄ）図の主
記憶装置（ＭＳ）　２０のデータ配置参照） ■　上記マスク演算の処理量が画像の解像度（ライン数
、ライン当たりの画素数／単位長）比の二乗、又は面積
比に比例する。

特に、■、■の理由で、このマスク演算を（ｄ）図に示
したマイクロプロセッサ（ＭＰｔｌ）　１０を備えた画
像処理装置で実行させると、主記憶装置（ＭＳ）　２０
上に、−次元表現で配置されている二次元の画像データ
を読み出して、該マイクロプロセッサ（ＭＰＩ）　１０
が実行するプログラムで、上記マスク演算処理を行う場
合、（ｃ）図に示したように、画素（ｆｉ、、）に着目
した場合には、’Ｍａ’で示したマスクの範囲の画像デ
ータを読み出して演算を行い、次の隣接画素（ｆｔ＋＋
、ｊ）で同じマスク演算を行う場合にはＭｂ’で示した
範囲の画像データを読み出して演算を行う必要があった
。

従って、（ｃ）図からも明らかなように、画素（ｆｉ、
、）と９画素（ｒ＝、＋、　Ｊ）に対するマスク演算処
理で、同じ画素のデータ（斜線で示す）を繰り返して主
記憶装置（ＭＳ）　２０から読み出す必要があった。

又、この方式では、前述のように、マスク演算そのもの
をマイクロプロセッサ（ＭＰＵ）　１０が実行するプロ
グラムによって行うので、更に処理時間がかかると云う
問題があった。

従来方式による他のマスク演算処理方式としては、（ｄ
）図において、−点鎖線で示した専用のマスク演算機構
５′を備えた画像処理装置があるが、これにより、マス
ク演算そのものはハードウェアで実行され高速化される
が、主記憶装置（ＭＳ）　２０から該マスク演算機構５
′に画像データを転送する手段は、上記の方式と特に変
わることはないので画素（ｆ五＋ｊ＋ｆｉ。１１４．　
−・−）の各画素について、−連のマスク演算処理を行
う場合、前述と同じように、同じ画素のデータを何回（
最大３回）も、当該マスク演算機構５′に取り込む必要
があると云う問題があった。

このような従来方式では、例えば、’Ａ４”サイズの２
４０ドツト／インチ（ｄｐｉ）の画像データの処理で、
数分〜数十分の時間が必要となり、実用性に欠けると云
う問題があった。

本発明は上記従来の欠点に鑑み、ｎ画素×ｍ画素（ｎ、
ｍは正の整数）のマスクを用いてマスク演算処理を行う
画像処理装置において、主記憶装置（ＭＳ）から画像デ
ータを取り込む際に、上記同じ画素の繰り返し取り込み
を止めて、マスクのサイズに適合したパイプライン機構
に取り込み、後は咳取り込んだ画像データをパイプライ
ン的に処理することで、高速のマスク演算処理を行う方
式を提供することを目的とするものである。

〔課題を解決するための手段〕

上記の問題点は下記の如くに構成された逐次マスク演算
処理方式によって解決される。

ｎ画素×ｍ画素（ｎ、ｍは正の整数）のマスクを用いて
マスク演算処理を行う画像処理装置において、 ｍ＋１本のラインメモリと、ｍビット×ｎ段のパイプラ
インレジスタと、 画像データのＹ方向のアドレスの初期値を設定した後、
ｌラインの画像データを演算する毎に該アドレスを更新
し、且つその開始アドレス（ＹＳ）と最終アドレス（Ｙ
Ｅ）とを検出して、上記ラインメモリへの画像データの
書き込みと、該ラインメモリから上記パイプラインレジ
スタへのライン単位の読み出しと、更に、マスク演算機
構での画像データのＹ方向の周辺部の処理を制御する手
段と、該画像データのＸ方向のアドレスの初期値を設定
した後、１画素の画像データに対するマスク演算毎に該
アドレスを更新して、且つその開始アドレス（ＸＳ）と
最終アドレス（ＸＥ）を検出して、上記うインメモリか
ら上記パイプラインレジスタへの画素毎の読み出しと、
上記マスク演算機構での画像のＸ方向の周辺部の処理を
制御する手段とを設けて、 上記ｍ＋１本のラインメモリのｍ本に読み出したｍライ
ンの画像データを、上記パイプラインレジスタにｍ画素
宛取り出し、該パイプラインレジスタに取り出したｎ画
素×ｍ画素の画像データについて、上記ｎ画素×ｍ画素
からなるマスクを用いてマスク演算を逐次的に処理しな
がら、次のラインの画像データを残りの１本のラインメ
モリに転送するように構成する。

〔作用〕

即ち、本発明によれば、ｎ画素×ｍ画素（ｎ、ｍは正の
整数）のマスクを用いてマスク演算処理を行う画像処理
装置において、画像データをパイプライン構造のメモリ
機構に読み込み、該パイプライン機構からマスク演算処
理に必要なデータを逐次取り出すようにして、主記憶装
置（ＭＳ）からの画像データの無駄な多重取り込みを止
めるようにする。

■　メモリアクセスのパイプライン化：即ち、３×３画
素のマスク演算には、画像の３行分のデータが最低必要
であるであるので、本発明においては、４本のラインメ
モリ（ＬＭＯ〜３）を用意し、その内の３本をカレント
に使用し、残り１本を次行のリード用ラインメモリとし
て使用する。

即ち、画像の１〜３行目をラインメモリ（ＬＭＯ〜２）
に読み込んだ後、マスク演算を実行するが、この処理と
平行して次の４行目の画像データをラインメモリ（ＬＭ
３）にリードする。この３行分のマスク演算処理が終了
すると、ラインメモリ（ＬＭＯ）の内容は不要となるの
で、ラインメモリ（ＬＭＩ〜３）の内容を処理しながら
、今度はラインメモリ（ＬＭＯ）に５行目の画像データ
をリードする。

このようにラインメモリ（ＬＭＯ〜３）をラップアラウ
ンドしながら、全画像についてのマスク演算処理を続行
する。

■　隣接ドツトの演算処理のパイプライン化：３×３画
素のマスク演算処理として、例えば、ｇｉ＋　ｊ・Φ（
ｆ　ｉ　−１＋　ｊ　−１＋　ＬＡＪ、Ｉ　＋ム、工、
＋、　ｆｉ−１＋　ｊ＋Ｌ−ｊ・ムｊ−Ｌ”−”’◆１
Ｌ−ごトム」工ご賦）ｇｉ＋ｌ＋ｊ・Φ肛、ユ、ム、工
、Ｉ　＋　ｆ　ｉ　＋　２　＋　Ｊ　−１＋　ｈ工しム
エエＬｆ　ｋ　＋　２　＋　’Ｊ　＋もより１．ム、エ
ムＩ＋ｆｉ＋２＋’ｊ＋１）で示したマスク演算処理に
おいて、アンダーラインをした部分は共通である。

従って、これら画素については、新ためて主記憶装置（
ＭＳ）から画素を読み込む必要もなく、マスク計算をし
直す必要もないことに着目して、本発明においては、行
方向に処理を進めるに当たっては、このような重複処理
のないパイプライン処理を行い、効率的なマスク演算処
理を行う。

従って、画像データをマスクのサイズに合わせて、−度
パイブライン機構に取り込んだ後は、重複処理のないパ
イプラインの手段でマスク演算処理を実行するので、メ
モリアクセスの大幅な減少と、処理時間の大幅な減少化
が図れる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例をブロック図で示した図であ
り、第２図は本発明のラインメモリの構成例を説明する
図であって、（ａ）は構成例を示し、（ｂ）は画像デー
タの該ラインメモリへの転送手段を示した図であり、第
１図におけるラインメモリ（ＬＭＯ〜３）　１と、パイ
プラインレジスタ（ＰＬＲＯ〜２）３と、該ラインメモ
リ（ＬＭＯ〜３）　１と、パイプラインレジスタ（ＰＬ
ＲＯ〜２）３に対するアクセス機構２゜４が本発明を実
施するのに必要な手段である。尚、全図を通して同じ符
号は同じ対象物を示している。

以下、第１図、第２図によって、本発明の逐次マスク演
算処理方式を説明する。

本実施例においては、３×３画素のマスクを用いてマス
ク演算処理を行う場合を例にして説明するが、一般には
、ｎｘｍ画素からなるマスク演算であっても良いことは
云う迄もないことである。

先ず、画像データの何行目（何ライン目）かを指示する
Ｙアドレスレジスタ（Ｙ−ａｄｒ）　２１に初ＷＡ値（
例えば、全°０°）を設定すると、ＣＳ制御、　ＭＰＸ
制御部２４が付勢されて第１のラインメモリ（ＬＭＯ）
ｌを指示すると共に、ＹＳ検出部２２が該Ｘアドレスレ
ジスタ（Ｙ−ａｄｒ）　２１の内容が初期値であること
を検出して、マスク演算機構５にＹ方向の周辺処理を指
示し、画像データの各ラインの行内アドレスを指示する
Ｘアドレスレジスタ（Ｘ−ａｄｒ）　１１に初期値（例
えば、全゛０”）を設定すると、上記Ｘアドレスレジス
タ（Ｘ−ａｄｒ）　１１の更新（＋１）動作に同期して
、図示していない主記憶装置（ＭＳ）から第１ライン目
の画像データが上記ラインメモリ（ＬＭＯ）　１に転送
され、該１ラインのデータ転送が終了すると、Ｘアドレ
スレジスタ（Ｌａｄｒ）　２１において、更新（＋１）
動作が行われ、上記ＣＳ制御、　ＭＰＸ制御部２４を付
勢して、第２のラインメモリ（ＬＭＩ）　１が指示され
ることにより、上記と同じ転送動作により、主記憶装置
（ＭＳ）から第２ライン目の画像データが上記ラインメ
モリ（ＬＭＩ）　１に転送される。

このような初期転送動作が終了した時点で、上記Ｘアド
レスレジスタ（Ｘ−ａｄｒ）　１１に再度初期値が設定
されると、ＸＳ検出部１２が該Ｘアドレスレジスタ（Ｘ
−ａｄｒ）　１１の内容が初期値であることを検出して
、マスク演算機構５にＸ方向の周辺処理を指示する。

以後、ラインメモリ（ＬＭｏ、１）　１から、Ｘアドレ
スレジスタ（Ｘ−ａｄｒ）　１１の更新（＋１）動作に
同期して、ＣＳ制御、ＭＰＸ制御部２４の指示に基づき
、該ラインメモリ（ＬＭｏ、１）ｌから１画素宛の画像
データがパイプラインレジスタ（ＰＬＲＯ〜２）３の右
側の２つにマルチプレクサ（ＭＰＸ）　１７を介して転
送され、順次シフトされる。

コツトき、マスク演算機構５においては、該パイプライ
ンレジスタ（ＰＬＲＯ〜２）３の左端のレジスタの内容
については、上記ＹＳ検出部２２からのＹ方向の周辺処
理指示に基づいて、例えば、全゛０゛と見做すと共に、
上記ＸＳ検出部１２からの周辺処理指示に基づいて、該
パイプラインレジスタ（ＰＬＲＯ〜２）３の先頭を、例
えば、全°Ｏ”と見做して、第１行目のラインデータに
対する前述のマスク演算処理が実行される。

このマスク演算処理と平行に、Ｘアドレスレジスタ（Ｘ
−ａｄｒ）　１１の更新（＋１）動作に従って、Ｘアド
レスレジスタ（Ｙ−ａｄｒ）　２１がＣＳ制御、　ＭＰ
Ｘ制御部２４を介して指示する第３行目の画像データが
、主記憶装置（ＭＳ）からラインメモリ（ＬＭ３）　１
に転送される。

従って、上記第１ラインに対するマスク演算処理が終了
すると、上記と同じ動作によって、次はラインメモリ（
ＬＭＯ〜２）１の内容がマルチプレクサ（ＭＰＸ）　１
＃を介してパイプラインレジスタ（ＰＬＲＯ〜２）３に
各ラインから１画素宛転送され、該パイプラインレジス
タ（ＰＬＲＯ〜２）３の先頭については、上記ＸＳ検出
部１２からの指示に基づいて、前述の周辺処理を行って
から前述のマスク演算処理が実行される。

このマスク演算処理と平行に、Ｘアドレスレジスタ（Ｘ
−ａｄｒ）　１１の更新（＋１）動作心ご従って、Ｘア
ドレスレジスタ（Ｙ−ａｄｒ）　２１がＣＳ制御、ＭＰ
χ制御部２４を介して指示する第４行目の画像データが
、主記憶装置（ＭＳ）からラインメモリ（ＬＭ３）　１
に転送される。

従って、次の第２ラインに対するマスク演算処理はライ
ンメモリ（ＬＭＩ〜３）１の内容がパイプラインレジス
タ（ＰＬＲＯ〜２）３に転送されることにより実行され
る。

上記画像データとラインメモリ（ＬＭＯ〜３）１との関
係は、第２図に示されている如くに、Ｙアドレス（行ア
ドレス）をモジュロ４で処理した（即ち、“４゛で割っ
た）ときの余りを代表値として、該ラインメモリ（ＬＭ
Ｏ〜３）のアドレスとし、Ｃ３制御、　ＭＰＸ制御部２
４を介して、上記主記憶装置（ＭＳ）から当インメモリ
（ＬＭＯ〜３）　１の選択を行う。

該マルチプレクサ（ＭＰＸ）　１１での選択動作を具体
的に示すと、４本のラインメモリから巡回を許して３本
のラインメモリを選択するように制御される。即ち、ラ
インメモリ　ＬＭｏ、１→ＬＭ０．１．２　＝＞ＬＭＩ
。

２＋３　＝＞ＬＭ２＋３＋０　＝ＯＬＭＶＯ＋１＋＝＋
ＬＭＯ＋１＋２　＝Ｏ−・・と云う具合に、該ラインメ
モリ（Ｌ間〜３）をラフプアランウド的に選択しながら
パイプライン（ＰＬＲＯ〜２）に、３×３の画素を順次
転送する。

上記の動作において、Ｘアドレスレジスタ（Ｘ−ａｄｒ
）　１１が、その最終アドレス（ＸＥ）をＸＥ検出部１
３が検出すると、マスク演算機構５に対して、最終画素
に対する周辺処理を指示した後、次の行の処理になるが
、このとき、先ず、Ｙアドレスレジスタ（Ｙ−ａｄｒ）
　２１が更新（＋１）され、前述したように次に読み込
むラインメモリ（ＬＭＯ〜３）１の選択と、マルチプレ
クサ（ＭＰＸ）　１１でのパイプラインレジスタ（ＰＬ
ＲＯ〜２）　３ニ対する選択制御が、ＣＳ制御、　ＭＰ
Ｘ制御部２４によって行われ、Ｘアドレスレジスタ（Ｘ
−ａｄｒ）　１．１には初期値がセットされる。

このようにして、最終行では、ｖＥ検出部２３が作動し
て、該最終行を検出し、マスク演算機構５に対して、該
最終行に対する周辺処理を指示する。

尚、上記実施例におていは、Ｘアドレスレジスタ（Ｘ−
ａｄｒ）　１１．　Ｙアドレスレジスタ（Ｙ−ａｄｒ）
　２１の更新処理は°＋１゛　として説明したが、これ
に限定されるものでないことは云う迄もないことである
。

このとき、該更新ステップに応じて、パイプラインレジ
スタ（ＰＬＲＯ〜２）３での画像データのシフト動作の
量が異なって（ることになる。又、ラインメモリ（ＬＭ
Ｏ〜３）　１から８亥パイブラインレジスタ（ＰＬＲＯ
〜２）３への読み込み時のマルチプレクサ（ＭＰＸ）　
１１での選択動作を異なってくることになる。

このように、本発明は、ｎ画素×ｍ画素（ｎ、ｍは正の
整数）のマスクを用いてマスク演算処理を行う画像処理
装置において、例えば、３×３画素のマスク演算を行う
場合、４本のラインメモリと、３行×３段のパイプライ
レジスタとを設け、画像データから各ラインのデータを
、例えば、３行分該ラインメモリに読み込んで、１画素
宛上記３行×３段のパイプライレジスタにシフトしなが
ら読み出し、マスク演算機構でマスク演算処理を行いな
がら、そのとき行方向のアドレスレジスタが指示するア
ドレスに基づいて（具体的には、モジュロ４で該行方向
のアドレスを処理した代表値をアドレスとして）、次の
ラインの画像データを上記ラインメモリの次の位置に読
み込むことを繰り返して、同じ画素を主記憶装置（ＭＳ
）上の画像データから繰り返して読み込むことなく、パ
イプライン形式で逐次的にマスク演算を行うようにした
所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の逐次マスク演算
処理方式は、ｎ画素×ｍ画素（ｎ、ｍは正の整数）のマ
スクを用いてマスク演算処理を行う画像処理装置におい
て、ｍ＋１本のラインメモリと、ｍビット×ｎ段のパイ
プラインレジスタと、画像データのＸ方向のアドレスの
初期値を設定した後、１ラインの画像データを演算する
毎に該アドレスを更新して、且つその開始アドレス（Ｙ
Ｓ）と最終アドレス（ＹＥ）とを検出して、上記ライン
メモリへの画像データの書き込みと、該ラインメモリか
ら上記パイプラインレジスタへのライン単位の読み出し
と、更に、マスク演算機構での画像データのＸ方向の周
辺部の処理を制御する手段と、該画像データのＸ方向の
アドレスの初期値を設定した後、１画素の画像データに
対するマスク演算毎に該アドレスを更新して、且つその
開始アドレス（ＸＳ）と最終アドレス（ＸＥ）を検出し
て、上記ラインメモリから上記パイプラインレジスタへ
の画素毎の読み出しと、上記マスク演算機構での画像の
Ｘ方向の周辺部の処理を制御する手段とを設けて、上記
ｍ＋１本のラインメモリのｍ本に読み出したｍラインの
画像データを、上記パイプラインレジスタにｍ画素宛取
り出し、該パイプラインレジスタに取り出したｎ画素×
ｍ画素の画像データについて、上記ｎ画素×ｍ画素から
なるマスクを用いてマスク演算を逐次的に処理しながら
、次のラインの画像データを残りの１本のラインメモリ
に転送するようにしたものであるので、画像データをマ
スクのサイズに合わせて、−度パイブライン機構に取り
込んだ後は重複処理のないパイプラインの手段でマスク
演算処理を実行し、メモリアクセスの大幅な減少と、処
理時間の大幅な減少化が図れる、画像データに対するマ
スク演算処理を高速に行うことができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例をブロック図で示した図。 第２図は本発明のラインメモリの構成例を説明する図。 第３図は従来のマスク演算処理方式を説明する図。 である。 図面において、 １はラインメモリ（ＬＭＯ〜３）。 １者はマルチプレクサ（ＭＰＸ）　。 ２．４はラインメモリ（ＬＭＯ〜３）、パイプラインレ
ジスタ（ＰＬＲＯ〜２）、マスク演算機構に対するアク
セス機構。 １１はＸアドレスレジスタ（Ｘ−ａｄｒ）。 １２はＸＳ検出部、１３はＸＥ検出部。 ２１はＹアドレスレジスタ（Ｙ−ａｄｒ）＋２２はＹＳ
検出部、２３はＹＥ検出部。 ２４はＣＳ制御、　ＭＰＸ制御部。 ３はパイプラインレジスタ（ＰＬＲＯ〜２）。 ５．５゛はマスク演算機構。 ｆｉ＋ｊ＋　　　・−は画像データの各ドツト　（画素
）。 １０はマイクロプロセッサ（ＭＰＵ）　。 ２０は主記憶装置（ＭＳ）　。 をそれぞれ示す。 代理人　　弁理士　　井桁貞−移・′ パ′：・・ 、′、’）、、１ ＼て二 （α） （シ） 序＼形す月のライ・／／七りめ溝ジ〈・（り′］乞言幻
ハ宵る２］乎　２　口 （ａ） （′ｂ） イ禮米のマス万！゛ｆ剋玉甲方戎−ロ弛明Ｔ３０第３印
けの１） イ疋乎のマス万゛東′〜【処理才式゛Σ言兇四月４る２
竿３０（堂の２）

Claims (1)

1. 【特許請求の範囲】 ｎ画素×ｍ画素（ｎ、ｍは正の整数）のマスクを用いて
   マスク演算処理を行う画像処理装置において、 ｍ＋１本のラインメモリ（１）と、ｍビット×ｎ段のパ
   イプラインレジスタ（３）と、 画像データのＹ方向のアドレスの初期値を設定した後、
   １ラインの画像データを演算する毎に該アドレスを更新
   し、且つその開始アドレス（ＹＳ）と最終アドレス（Ｙ
   Ｅ）とを検出して、上記ラインメモリ（１）への画像デ
   ータの書き込みと、該ラインメモリ（１）から上記パイ
   プラインレジスタ（３）へのライン単位の読み出しと、
   更に、マスク演算機構（５）での画像データのＹ方向の
   周辺部の処理を制御する手段（２）と、 該画像データのＸ方向のアドレスの初期値を設定した後
   、１画素の画像データに対するマスク演算毎に該アドレ
   スを更新して、且つその開始アドレス（ＸＳ）と最終ア
   ドレス（ＸＥ）を検出して、上記ラインメモリ（１）か
   ら上記パイプラインレジスタ（３）への画素毎の読み出
   しと、上記マスク演算機構（５）での画像のＸ方向の周
   辺部の処理を制御する手段（４）とを設けて、 上記ｍ＋１本のラインメモリ（１）のｍ本に読み出した
   ｍラインの画像データを、上記パイプラインレジスタ（
   ３）にｍ画素宛取り出し、該パイプラインレジスタ（３
   ）に取り出したｎ画素×ｍ画素の画像データについて、
   上記ｎ画素×ｍ画素からなるマスクを用いてマスク演算
   を逐次的に処理しながら、次のラインの画像データを残
   りの１本のラインメモリ（１）に転送することを特徴と
   する逐次マスク演算処理方式。