JPH03217952A - メモリブロック管理方式 - Google Patents
メモリブロック管理方式Info
- Publication number
- JPH03217952A JPH03217952A JP2013922A JP1392290A JPH03217952A JP H03217952 A JPH03217952 A JP H03217952A JP 2013922 A JP2013922 A JP 2013922A JP 1392290 A JP1392290 A JP 1392290A JP H03217952 A JPH03217952 A JP H03217952A
- Authority
- JP
- Japan
- Prior art keywords
- memory block
- address
- program
- memory
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007726 management method Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 1
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は８０８６ＣＰＵを用いたソフトウェアシステム
においてシステムの共通リソースであるメモリブロック
を管理するメモリブロック管理方式に関する。
においてシステムの共通リソースであるメモリブロック
を管理するメモリブロック管理方式に関する。
従来８０８６ＣＰＵのシステムにおいてセグメントを越
えるメモリブロックの管理方式には次に示す３つの方法
がある。すなわち、個々のプログラムがメモリブロック
にアクセスする際には、メモリブロックのセグメントに
切り替えてアクセスする第１の方法、プログラムシステ
ムで用いるアドレスの取扱いをセグメントとオフセット
を合わせた３２ビットとする第２の方法、個々のプログ
ラムが用いるメモリブロックをそのプログラムのデータ
セグメント内に設け、他のプログラムにメモリブロック
内のデータを引き渡す際には、送り先プログラムのメモ
リブロックにコピーを行う第３の方法である。
えるメモリブロックの管理方式には次に示す３つの方法
がある。すなわち、個々のプログラムがメモリブロック
にアクセスする際には、メモリブロックのセグメントに
切り替えてアクセスする第１の方法、プログラムシステ
ムで用いるアドレスの取扱いをセグメントとオフセット
を合わせた３２ビットとする第２の方法、個々のプログ
ラムが用いるメモリブロックをそのプログラムのデータ
セグメント内に設け、他のプログラムにメモリブロック
内のデータを引き渡す際には、送り先プログラムのメモ
リブロックにコピーを行う第３の方法である。
上述した従来のメモリブロックの管理方法では、それぞ
れ次に示す問題点がある。すなわち第１の方法では個々
のプログラムがセグメントを切り替えなければならない
ので処理が複雑となる。
れ次に示す問題点がある。すなわち第１の方法では個々
のプログラムがセグメントを切り替えなければならない
ので処理が複雑となる。
また第２の方法では主に高級言語で用いられている方法
だが、メモリブロックのアクセスに応じてセグメント切
替えが発生し処理能力の低下となる。
だが、メモリブロックのアクセスに応じてセグメント切
替えが発生し処理能力の低下となる。
さらに第３の方法では個々のプログラムにメモリブロッ
クを割り付けるため、セグメント切替えの複雑さは避け
られるもののシステム全体のメモリの利用効率は悪くな
る。また、プログラム間のデータ引渡しの際にはセグメ
ント間のメモリブロックからメモリブロックへのデータ
コピーを行わなければならないので処理能力の低下とな
る。
クを割り付けるため、セグメント切替えの複雑さは避け
られるもののシステム全体のメモリの利用効率は悪くな
る。また、プログラム間のデータ引渡しの際にはセグメ
ント間のメモリブロックからメモリブロックへのデータ
コピーを行わなければならないので処理能力の低下とな
る。
本発明のメモリブロック管理方式は、マイクロプロセッ
サを用いたシステムにおいて、個々のプログラムのデー
タセグメント内に設けられた仮想メモリブロックアクセ
スエリアと、前記システム共通として設けられた実メモ
リブロックと、前記仮想メモリブロックアクセスエリア
のアドレスと前記実メモリブロックのアドレスを対応づ
けるアドレス変換装置と、前記仮想メモリブロックアク
セスエリアと前記実メモリブロックの空き塞がりを管理
して前記アドレス変換装置を制御するプログラムとを備
えることを特徴とする。
サを用いたシステムにおいて、個々のプログラムのデー
タセグメント内に設けられた仮想メモリブロックアクセ
スエリアと、前記システム共通として設けられた実メモ
リブロックと、前記仮想メモリブロックアクセスエリア
のアドレスと前記実メモリブロックのアドレスを対応づ
けるアドレス変換装置と、前記仮想メモリブロックアク
セスエリアと前記実メモリブロックの空き塞がりを管理
して前記アドレス変換装置を制御するプログラムとを備
えることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明のメモリブロック管理方式の一実施例に
よるメモリ構成図である。
よるメモリ構成図である。
第１図において、プログラムＡはプログラムＡコード部
１１とプログラムＡデータ部１２とから構成され、そし
てプログラムＡデータセグメント１４の中にプログラム
Ａメモリブロックアクセスエリア１３が置かれる。ここ
でプログラムＡデータセグメントとはプログラムＡのア
クセスできるデータエリアであり、この範囲外にはプロ
グラムＡがメモリにアクセスすることはできない。プロ
グラムＡがプログラムＡメモリブロックアクセスエリア
１３にアクセスすると、その際のアドレスが実メモリブ
ロック１９のアドレスに変換される。また、プログラム
Ａとは別セグメントを持つプログラムＢもメモリ上に存
在し、その説明はプログラムＡと同様である。
１１とプログラムＡデータ部１２とから構成され、そし
てプログラムＡデータセグメント１４の中にプログラム
Ａメモリブロックアクセスエリア１３が置かれる。ここ
でプログラムＡデータセグメントとはプログラムＡのア
クセスできるデータエリアであり、この範囲外にはプロ
グラムＡがメモリにアクセスすることはできない。プロ
グラムＡがプログラムＡメモリブロックアクセスエリア
１３にアクセスすると、その際のアドレスが実メモリブ
ロック１９のアドレスに変換される。また、プログラム
Ａとは別セグメントを持つプログラムＢもメモリ上に存
在し、その説明はプログラムＡと同様である。
第２図は第１図におけるメモリブロックアクセスエリア
のアドレスと実メモリブロックのアドレスを対応づける
アドレス変換装置の収容位置を示す構成図である。
のアドレスと実メモリブロックのアドレスを対応づける
アドレス変換装置の収容位置を示す構成図である。
アドレス変換装置２４は８０８６ＣＰＵ２１とメモリ２
６のアドレスバスの間に置かれ、８０８６ＣＰＵ２ １
からのアドレスバス２３上のアドレスが予め規定された
メモリブロックアクセスエリア１３．１７のアドレスで
あれば、これに対応する実メモリブロック１９のアドレ
スに変換してアドレスバス２５を介してメモリ２６へ示
す。メモリ２６はアドレス変換装置２４から示されたア
ドレスに従ってデータバス２２を介して８０８６ＣＰＵ
２１とデータのやりとりを行う。
６のアドレスバスの間に置かれ、８０８６ＣＰＵ２ １
からのアドレスバス２３上のアドレスが予め規定された
メモリブロックアクセスエリア１３．１７のアドレスで
あれば、これに対応する実メモリブロック１９のアドレ
スに変換してアドレスバス２５を介してメモリ２６へ示
す。メモリ２６はアドレス変換装置２４から示されたア
ドレスに従ってデータバス２２を介して８０８６ＣＰＵ
２１とデータのやりとりを行う。
第３図，第４図はアドレス変換装置の制御を行うプログ
ラムの動作を示すフローチャートである。
ラムの動作を示すフローチャートである。
プログラムＡがメモリブロックを使用する場合を例にし
て説明する。プログラムＡはメモリブロックの確保をア
ドレス変換装置制御プログラムに要求すると、アドレス
変換装置制御プログラムは第３図に示すようにプログラ
ムＡメモリブロックアクセスエリア１３の空きエリアを
確保する（ステップ３１）。そして確保に成功したかど
うかを判断しくステップ３２）、確保成功の場合にはス
テップ３３へ進む。次に実メモリブロック１９の空きエ
リアを確保する（ステップ３３）。
て説明する。プログラムＡはメモリブロックの確保をア
ドレス変換装置制御プログラムに要求すると、アドレス
変換装置制御プログラムは第３図に示すようにプログラ
ムＡメモリブロックアクセスエリア１３の空きエリアを
確保する（ステップ３１）。そして確保に成功したかど
うかを判断しくステップ３２）、確保成功の場合にはス
テップ３３へ進む。次に実メモリブロック１９の空きエ
リアを確保する（ステップ３３）。
次に確保に成功したかどうかを判断しくステップ３４）
、確保成功の場合にはステップ３５へ進む。そして確保
したプログラムＡメモリブロックアクセスエリア１３と
実メモリブロック１９の対応づけをアドレス変換装置２
４へ指示する（ステップ３５〉。
、確保成功の場合にはステップ３５へ進む。そして確保
したプログラムＡメモリブロックアクセスエリア１３と
実メモリブロック１９の対応づけをアドレス変換装置２
４へ指示する（ステップ３５〉。
またプログラムＡがメモリブロックの使用が終了した場
合には、メモリブロックの解放をアドレス変換装置プロ
グラムに要求する。アドレス変換装置制御プログラムは
、第４図に示すように要求されたメモリブロックに対応
するプログラムＡメモリブロックアクセスエリア１３を
解放しくステップ４１）、実メモリブロック１９を解放
する（ステップ４２）．そしてアドレス変換装置２４に
対してプログラムＡメモリブロックアクセスエリア１３
と実メモリブロック１９の対応づけを解除するように指
示する（ステップ４３）。
合には、メモリブロックの解放をアドレス変換装置プロ
グラムに要求する。アドレス変換装置制御プログラムは
、第４図に示すように要求されたメモリブロックに対応
するプログラムＡメモリブロックアクセスエリア１３を
解放しくステップ４１）、実メモリブロック１９を解放
する（ステップ４２）．そしてアドレス変換装置２４に
対してプログラムＡメモリブロックアクセスエリア１３
と実メモリブロック１９の対応づけを解除するように指
示する（ステップ４３）。
以上説明したように本発明は、以下に示す効果がある。
すなわち、個々のプログラムは同時にアクセスするのに
必要なサイズのメモリブロックアクセスエリアを用意す
るだけで、システムで用意された実メモリブロックのエ
リアにアクセスすることができる。またメモリアクセス
エリアとシステム共有の実メモリブロックの対応づけは
メモリブロックの捕捉時に行うので、メモリブロックの
ユーザであるプログラムは各自のデータセグメント内に
アクセスすることになり、セグメント切替えの複雑さお
よびセグメント切替えによる処理能力の低下を避けこと
ができる。さらに実メモリブロックはシステム内のどの
プログラムからも参照可能であり、プログラム間のデー
タの受渡しをセグメント間のコピーを伴わないで行える
ので、コピー処理による処理能力の低下を避けることが
できる。
必要なサイズのメモリブロックアクセスエリアを用意す
るだけで、システムで用意された実メモリブロックのエ
リアにアクセスすることができる。またメモリアクセス
エリアとシステム共有の実メモリブロックの対応づけは
メモリブロックの捕捉時に行うので、メモリブロックの
ユーザであるプログラムは各自のデータセグメント内に
アクセスすることになり、セグメント切替えの複雑さお
よびセグメント切替えによる処理能力の低下を避けこと
ができる。さらに実メモリブロックはシステム内のどの
プログラムからも参照可能であり、プログラム間のデー
タの受渡しをセグメント間のコピーを伴わないで行える
ので、コピー処理による処理能力の低下を避けることが
できる。
第１図は本発明のメモリブロック管理方式の一実施例に
よるメモリ構成図、第２図は第１図におけるアドレス変
換装置の収容位置を示す構成図、第３図，第４図はアド
レス変換装置を行う管理プログラムの動作を示すフロー
チャートである。 １１・・・プログラムＡコード部、１２・・・プログラ
ムＡデータ部、１３・・・プログラムＡメモリブロック
アクセスエリア、１４・・・プログラムＡデータセグメ
ント、１５・・・プログラムＢコード部、１６・・・プ
ログラムＢデータ部、１７・・・プログラムＢメモリブ
ロックアクセスエリア、１８・・・プログラムＢデータ
セグメント、１９・・・実メモリブロック、２１・・・
８０８６ＣＰＵ、２２・・・データパス、２３２ ５・・・アドレスバス、 ２４・・・アドレス変換装置、 ２ ６・・・メモリ。
よるメモリ構成図、第２図は第１図におけるアドレス変
換装置の収容位置を示す構成図、第３図，第４図はアド
レス変換装置を行う管理プログラムの動作を示すフロー
チャートである。 １１・・・プログラムＡコード部、１２・・・プログラ
ムＡデータ部、１３・・・プログラムＡメモリブロック
アクセスエリア、１４・・・プログラムＡデータセグメ
ント、１５・・・プログラムＢコード部、１６・・・プ
ログラムＢデータ部、１７・・・プログラムＢメモリブ
ロックアクセスエリア、１８・・・プログラムＢデータ
セグメント、１９・・・実メモリブロック、２１・・・
８０８６ＣＰＵ、２２・・・データパス、２３２ ５・・・アドレスバス、 ２４・・・アドレス変換装置、 ２ ６・・・メモリ。
Claims (1)
- マイクロプロセッサを用いたシステムにおいて、個々の
プログラムのデータセグメント内に設けられた仮想メモ
リブロックアクセスエリアと、前記システム共通として
設けられた実メモリブロックと、前記仮想メモリブロッ
クアクセスエリアのアドレスと前記実メモリブロックの
アドレスを対応づけるアドレス変換装置と、前記仮想メ
モリブロックアクセスエリアと前記実メモリブロックの
空き塞がりを管理して前記アドレス変換装置を制御する
プログラムとを備えることを特徴とするメモリブロック
管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013922A JPH03217952A (ja) | 1990-01-23 | 1990-01-23 | メモリブロック管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013922A JPH03217952A (ja) | 1990-01-23 | 1990-01-23 | メモリブロック管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03217952A true JPH03217952A (ja) | 1991-09-25 |
Family
ID=11846676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013922A Pending JPH03217952A (ja) | 1990-01-23 | 1990-01-23 | メモリブロック管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03217952A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013111769A1 (ja) * | 2012-01-27 | 2013-08-01 | 京セラドキュメントソリューションズ株式会社 | メモリー管理装置および画像処理装置 |
-
1990
- 1990-01-23 JP JP2013922A patent/JPH03217952A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013111769A1 (ja) * | 2012-01-27 | 2013-08-01 | 京セラドキュメントソリューションズ株式会社 | メモリー管理装置および画像処理装置 |
| JP2013156781A (ja) * | 2012-01-27 | 2013-08-15 | Kyocera Document Solutions Inc | メモリー管理装置および画像処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5386566A (en) | Inter-processor communication method for transmitting data and processor dependent information predetermined for a receiving process of another processor | |
| US6205528B1 (en) | User specifiable allocation of memory for processes in a multiprocessor computer having a non-uniform memory architecture | |
| CN101246466B (zh) | 多核系统中共享内存的管理方法和装置 | |
| JP2945498B2 (ja) | システム間通信方式 | |
| EP0205945B1 (en) | Process transparent multi storage mode data transfer and buffer control | |
| US5239643A (en) | Method for reducing disk I/O accesses in a multi-processor clustered type data processing system | |
| JPH01200467A (ja) | 複数の中央処理装置間が対等の関係を有するデータ処理システム用の装置および方法 | |
| JPH10289214A5 (ja) | ||
| US6826622B2 (en) | Method of transferring data between memories of computers | |
| JP3169624B2 (ja) | プロセッサ間通信方法およびそのための並列プロセッサ | |
| JP2001333137A (ja) | 自主動作通信制御装置及び自主動作通信制御方法 | |
| JPH03217952A (ja) | メモリブロック管理方式 | |
| JP3375649B2 (ja) | 並列計算機 | |
| JP2664827B2 (ja) | 実時間情報転送制御方法 | |
| JPH03265945A (ja) | 異種オペレーティングシステム間のデータ共有方式 | |
| JPH07319839A (ja) | 分散共有メモリ管理方法及びネットワーク計算機システム | |
| JPH04264652A (ja) | Ｄｍａ制御方式 | |
| JPS62286155A (ja) | マルチｃｐｕ制御方式 | |
| JPS61143858A (ja) | 複数のオペレ−テイングシステムの下におけるフアイルの共用方法 | |
| JPH0675793A (ja) | 仮想計算機間データ送受信処理方法 | |
| JPH10240632A (ja) | 外部記憶装置のオンライン交換方法 | |
| CN120631827A (zh) | 一种fpga异构平台的统一内存和数据传输系统及管理方法 | |
| CN118779126A (zh) | 一种进程间通信方法、装置、存储介质及电子设备 | |
| JPH03251926A (ja) | オブジェクト管理装置 | |
| JPH03154940A (ja) | マルチ・ファイル処理装置 |