JPH01200531A - 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 - Google Patents
複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置Info
- Publication number
- JPH01200531A JPH01200531A JP63024337A JP2433788A JPH01200531A JP H01200531 A JPH01200531 A JP H01200531A JP 63024337 A JP63024337 A JP 63024337A JP 2433788 A JP2433788 A JP 2433788A JP H01200531 A JPH01200531 A JP H01200531A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- coil
- circuit
- induced electromotive
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Relay Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、前段回路に複巻線ラッチリレーとともに後段
回路を接続して前段回路から後段回路に論理信号を伝送
せざるを得ない場合に有用である複巻線ラッチリレーを
含む信号伝送回路の誤動作防止装置に関する。
回路を接続して前段回路から後段回路に論理信号を伝送
せざるを得ない場合に有用である複巻線ラッチリレーを
含む信号伝送回路の誤動作防止装置に関する。
従来の技術
本発明の前提となる回路装置は第７図に示される。この
回路は、前段回路１に複巻線ラッチリレー２を接続する
とともに後段回路３を接続する構成を備え、複巻線ラッ
チリレー２のセットコイル２ａとリセットコイル２ｂに
はダイオードＤ＆＋Ｄｂを各々並列接続しであるもので
ある。これらのダイオードＤ、 ・Ｄｂはリレーコイ
ルに発生する逆起電圧防止用として慣用されているもの
であり、セットコイル２＆、リセットコイル２ｂの駆動
電流を停止した時にそれらのコイルに発生する逆起電圧
をシャントして、逆起電圧が直流電源ＴＲＹを介して前
段回路１内のトランジスＪＱａ 、Ｑｂに印加されない
ようにし、トランジスタＱΔ、Ｑｂの過電圧破壊を防止
するものである。例えば、トランジスタＱａをセントパ
ルスでオンしてセントコイル２ａに駆動電流を流す場合
のトランジスタＱａとセットコイル２＆との接続点の電
圧ｖａは、第８図実線に示す通りであり、点線にて示さ
れる逆起電圧はダイオードＤ、にてシャントされて存在
しない。従って、トランジスタＱａには逆起電圧が印加
されなく保護される。
回路は、前段回路１に複巻線ラッチリレー２を接続する
とともに後段回路３を接続する構成を備え、複巻線ラッ
チリレー２のセットコイル２ａとリセットコイル２ｂに
はダイオードＤ＆＋Ｄｂを各々並列接続しであるもので
ある。これらのダイオードＤ、 ・Ｄｂはリレーコイ
ルに発生する逆起電圧防止用として慣用されているもの
であり、セットコイル２＆、リセットコイル２ｂの駆動
電流を停止した時にそれらのコイルに発生する逆起電圧
をシャントして、逆起電圧が直流電源ＴＲＹを介して前
段回路１内のトランジスＪＱａ 、Ｑｂに印加されない
ようにし、トランジスタＱΔ、Ｑｂの過電圧破壊を防止
するものである。例えば、トランジスタＱａをセントパ
ルスでオンしてセントコイル２ａに駆動電流を流す場合
のトランジスタＱａとセットコイル２＆との接続点の電
圧ｖａは、第８図実線に示す通りであり、点線にて示さ
れる逆起電圧はダイオードＤ、にてシャントされて存在
しない。従って、トランジスタＱａには逆起電圧が印加
されなく保護される。
発明が解決しようとする課題
ところが、複巻線ラッチリレー２を用いる場合には別の
解決すべき課題が存在する。すなわち、複巻線ラッチリ
レー２はセットコイル２１Ｌとリセットコイル２ｂとを
磁気的に結合してあり、各コイルに交互にパルス電流を
流すことによって図示しないリレー接点をフリップフロ
ップ的に動作させる作用を備え、このリレー接点により
図示しない負荷を選択的に制御するものである。この場
合、第８図実線のようにセットコイル２＆をｖ２Ｌに示
すセットパルスにて駆動した時に、リセットコイル２ｂ
にはセットパルスの立下りと立上り部分で互いに逆極性
の誘導起電圧が発生する。この誘導起電圧のうち一方は
ダイオードＤｂ にてシャントされるが、他方は第８図
ｖｂ（トランジスタＱｂとリセットコイル２ｂとの接続
点電圧）の実線に示すように直流電源ｖｎｒを介して現
われ、後段回路２の論理に誤動作を与えてしまう。この
場合、後段回路２の入力を前段回路１内のトランジスタ
Ｑａ 、Ｑｂのベース側からインバータを介して取れ
ば何ら問題にはならないが、前段回路１が集積回路化さ
れておりそのような信号取出し端子がないような場合は
解決しなければならない課題としてクローズアップされ
る。
解決すべき課題が存在する。すなわち、複巻線ラッチリ
レー２はセットコイル２１Ｌとリセットコイル２ｂとを
磁気的に結合してあり、各コイルに交互にパルス電流を
流すことによって図示しないリレー接点をフリップフロ
ップ的に動作させる作用を備え、このリレー接点により
図示しない負荷を選択的に制御するものである。この場
合、第８図実線のようにセットコイル２＆をｖ２Ｌに示
すセットパルスにて駆動した時に、リセットコイル２ｂ
にはセットパルスの立下りと立上り部分で互いに逆極性
の誘導起電圧が発生する。この誘導起電圧のうち一方は
ダイオードＤｂ にてシャントされるが、他方は第８図
ｖｂ（トランジスタＱｂとリセットコイル２ｂとの接続
点電圧）の実線に示すように直流電源ｖｎｒを介して現
われ、後段回路２の論理に誤動作を与えてしまう。この
場合、後段回路２の入力を前段回路１内のトランジスタ
Ｑａ 、Ｑｂのベース側からインバータを介して取れ
ば何ら問題にはならないが、前段回路１が集積回路化さ
れておりそのような信号取出し端子がないような場合は
解決しなければならない課題としてクローズアップされ
る。
本発明は、このような背景にもとづいて発明されたもの
であり、複巻線ラッチリレーを含む信号伝送回路の誤動
作を適確に防止する目的を有する。
であり、複巻線ラッチリレーを含む信号伝送回路の誤動
作を適確に防止する目的を有する。
課題を解決するだめの手段
本発明は、前段回路に複巻線ラッチリレーとともに後段
回路を接続する構成を備え、前記複巻線ラッチリレーの
セントコイルとリセットコイルには第１ダイオードを各
々並列接続し、前記コイルのうちの少なくとも前記後段
回路に接続される方のコイルには、前記第１ダイオード
とは逆向きの第２ダイオードを直列接続するとともにこ
のコイルと前記第２ダイオードの直列回路にコンデンサ
を並列接続したことを特徴とする複巻線ラッチリレーを
含む信号伝送回路の誤動作防止装置を構成する。
回路を接続する構成を備え、前記複巻線ラッチリレーの
セントコイルとリセットコイルには第１ダイオードを各
々並列接続し、前記コイルのうちの少なくとも前記後段
回路に接続される方のコイルには、前記第１ダイオード
とは逆向きの第２ダイオードを直列接続するとともにこ
のコイルと前記第２ダイオードの直列回路にコンデンサ
を並列接続したことを特徴とする複巻線ラッチリレーを
含む信号伝送回路の誤動作防止装置を構成する。
作用
本発明によれば、複巻線ラッチリレーのコイルに発生し
た他方のコイルからの誘導起電圧を適確にシャントでき
後段回路を誤動作させない。すなわち、誘導起電圧の一
方は第１ダイオードにてシャントされ、他方はこの誘導
起電圧に対し逆極性である第２ダイオードの高インピー
ダンス成分を含む第２ダイオードと複巻線ラッチリレー
のコイルとの直列回路をコンデンサでシャントスるコト
により抑圧される。そして、コンデンサは高インピーダ
ンス成分をシャントするので、低容量のもので充分であ
り、低価格化ならびに省スペース化に寄与し、リレー接
点の応答も鈍くならない。
た他方のコイルからの誘導起電圧を適確にシャントでき
後段回路を誤動作させない。すなわち、誘導起電圧の一
方は第１ダイオードにてシャントされ、他方はこの誘導
起電圧に対し逆極性である第２ダイオードの高インピー
ダンス成分を含む第２ダイオードと複巻線ラッチリレー
のコイルとの直列回路をコンデンサでシャントスるコト
により抑圧される。そして、コンデンサは高インピーダ
ンス成分をシャントするので、低容量のもので充分であ
り、低価格化ならびに省スペース化に寄与し、リレー接
点の応答も鈍くならない。
実施例
次に本発明の実施例を第１図〜第６図を参照して説明す
る。
る。
実施例１（第１図、第２図参照）
この実施例１による回路は、第７図に示した本発明の前
提回路と次の点において異なる。すなわち、複巻線ラッ
チリレー２のセットコイル２ａとリセットコイル２ｂに
は、ダイオード％＋Ｄｌ）（本発明では後述する別のダ
イオードと区別するため、以下第１ダイオードと称す）
とは逆向きの第２ダイオードＤ１．Ｄ２ を各々直列接
続するとともに、セットコイル２ａと第２ダイオードＤ
。
提回路と次の点において異なる。すなわち、複巻線ラッ
チリレー２のセットコイル２ａとリセットコイル２ｂに
は、ダイオード％＋Ｄｌ）（本発明では後述する別のダ
イオードと区別するため、以下第１ダイオードと称す）
とは逆向きの第２ダイオードＤ１．Ｄ２ を各々直列接
続するとともに、セットコイル２ａと第２ダイオードＤ
。
との直列回路ならびにリセットコイル２ｂと第２ダイオ
ードＤ２との直列回路にはコンデンサＣ４゜Ｃ２を各々
並列接続したことにある。なお、第１ダイオードＤａ、
Ｄｂは各々、第２ダイオードＤ、 ＩＤ２ を介して
セットコイル２２Ｌ、リセットコイル２ｂに並列接続さ
れる。
ードＤ２との直列回路にはコンデンサＣ４゜Ｃ２を各々
並列接続したことにある。なお、第１ダイオードＤａ、
Ｄｂは各々、第２ダイオードＤ、 ＩＤ２ を介して
セットコイル２２Ｌ、リセットコイル２ｂに並列接続さ
れる。
このような構成において、第２図Ｖａ のようにセット
コイル２ａにセットパルスを与えた時、このセットパル
スの立下りと立上りの部分でリセットコイル２ｂにそれ
ぞれ発生する誘導起電圧は次のような回路動作によって
抑圧される。すなわち、誘導起電圧の一方は本発明の前
提回路第７図による場合と同様に第１ダイオードＤｂ
によってシャントされる。なお、この実施例におけるシ
ャント作用は、第２ダイオードＤ２ も介して行なわ
れる。
コイル２ａにセットパルスを与えた時、このセットパル
スの立下りと立上りの部分でリセットコイル２ｂにそれ
ぞれ発生する誘導起電圧は次のような回路動作によって
抑圧される。すなわち、誘導起電圧の一方は本発明の前
提回路第７図による場合と同様に第１ダイオードＤｂ
によってシャントされる。なお、この実施例におけるシ
ャント作用は、第２ダイオードＤ２ も介して行なわ
れる。
又、誘導起電圧の他方（前記のものとは逆極性であり、
第１図においてリセットコイル２ｂの上側が士、下側か
−となる）は、第２ダイオードＤ２−に対して逆極性の
ためにこの第２ダイオードＤ２は高インピーダンスとな
り、第２ダイオードＤ２とリセットコイル２ｂとの直列
回路（高インピーダンス）に並列接続されるコンデンサ
Ｃ２によるシャント作用が極めて有効に作用し、コンデ
ンサＣ２が相当低容量の場合でもコンデンサＣ２のイン
ピーダンスが相対的に相当小さいものであることから、
充分に抑圧される。ちなみに、第２ダイオードＤ２
の両端をショートしてリセットコイル２ｂに第１ダイオ
ードＤｂ とコンデンサＣ２とが単に並列接続される場
合には、コンデンサＣ２の容量として数μＦのものが必
要になるとともに、図示しないリレー接点の応答が相当
鈍くなるが、本発明では、コンデンサＣ２は０．０１μ
Ｆ程度で誘導起電圧を充分に抑圧できるとともに、リレ
ー接点の応答にも側段支障をきたすことはない。このよ
うにして第２図ｖｂに示すように後段回路３には誘導起
電圧のない信号が入力されるため、後段回路３が誤動作
することがない。なお、もちろんリセットコイル２ｂに
リセットパルスが供給される場合でもセントコイル２’
ａ側の第１ダイオードＤａ 、第２ダイオードＤ１．コ
ンデンサＣ１が作用して後段回路３に誤動作を与えない
。
第１図においてリセットコイル２ｂの上側が士、下側か
−となる）は、第２ダイオードＤ２−に対して逆極性の
ためにこの第２ダイオードＤ２は高インピーダンスとな
り、第２ダイオードＤ２とリセットコイル２ｂとの直列
回路（高インピーダンス）に並列接続されるコンデンサ
Ｃ２によるシャント作用が極めて有効に作用し、コンデ
ンサＣ２が相当低容量の場合でもコンデンサＣ２のイン
ピーダンスが相対的に相当小さいものであることから、
充分に抑圧される。ちなみに、第２ダイオードＤ２
の両端をショートしてリセットコイル２ｂに第１ダイオ
ードＤｂ とコンデンサＣ２とが単に並列接続される場
合には、コンデンサＣ２の容量として数μＦのものが必
要になるとともに、図示しないリレー接点の応答が相当
鈍くなるが、本発明では、コンデンサＣ２は０．０１μ
Ｆ程度で誘導起電圧を充分に抑圧できるとともに、リレ
ー接点の応答にも側段支障をきたすことはない。このよ
うにして第２図ｖｂに示すように後段回路３には誘導起
電圧のない信号が入力されるため、後段回路３が誤動作
することがない。なお、もちろんリセットコイル２ｂに
リセットパルスが供給される場合でもセントコイル２’
ａ側の第１ダイオードＤａ 、第２ダイオードＤ１．コ
ンデンサＣ１が作用して後段回路３に誤動作を与えない
。
実施例２（第３図〜第６図参照）
この実施例では、複巻線ラッテリレー２のセットコイル
２＋Ｌ、リセットコイル２ｂのうちの後段回路３に接続
される方のコイル、すなわちリセットコイル２ｂには、
実施例１と同様に第１ダイオードＤｂ 、第２ダイオー
ドＤ２＋コンデンサＣ２を接続し、後段回路３に接続さ
れていない方のコイル、すなわちセットコイル２乙には
実施例１の第２ダイオードＤ１．コンデンサＣ１が接続
されず、第１ダイオードＤ＆が接続されている。
２＋Ｌ、リセットコイル２ｂのうちの後段回路３に接続
される方のコイル、すなわちリセットコイル２ｂには、
実施例１と同様に第１ダイオードＤｂ 、第２ダイオー
ドＤ２＋コンデンサＣ２を接続し、後段回路３に接続さ
れていない方のコイル、すなわちセットコイル２乙には
実施例１の第２ダイオードＤ１．コンデンサＣ１が接続
されず、第１ダイオードＤ＆が接続されている。
このような構成では、第４図Ｖａのようにセットコイル
２＆にセットパルスを与えた時のｖｂ加電圧、実施例１
と同じく誘導起電圧が抑圧されているため、後段回路３
を誤動作させない。又、第６図ｖｂ のようにリセット
コイル２ｂにリセットパルスを与えた時のＶａ定電圧は
誘導起電圧が現われるが、セットコイル２ａ側は後段回
路３に接続されていないため、この誘導起電圧は後段回
路３の動作に何ら問題がない。
２＆にセットパルスを与えた時のｖｂ加電圧、実施例１
と同じく誘導起電圧が抑圧されているため、後段回路３
を誤動作させない。又、第６図ｖｂ のようにリセット
コイル２ｂにリセットパルスを与えた時のＶａ定電圧は
誘導起電圧が現われるが、セットコイル２ａ側は後段回
路３に接続されていないため、この誘導起電圧は後段回
路３の動作に何ら問題がない。
このように、この実施例から明らかな通り、複巻線ラッ
チリレー２の各コイルには第１ダイオードを各々並列接
続すべきであるが、前記コイルのうちの少なくとも後段
回路３に接続される方のコイルに、第１ダイオードとは
逆向きの第２ダイオードを直列接続するとともにこのコ
イルと第２ダイオードの直列回路にコンデンサを並列接
続すれば、本発明の目的が達成される。
チリレー２の各コイルには第１ダイオードを各々並列接
続すべきであるが、前記コイルのうちの少なくとも後段
回路３に接続される方のコイルに、第１ダイオードとは
逆向きの第２ダイオードを直列接続するとともにこのコ
イルと第２ダイオードの直列回路にコンデンサを並列接
続すれば、本発明の目的が達成される。
実施例３（第６図参照）
この実施例では、第１ダイオードＤｂ を第２ダイオ
ードＤ２ を介さずにリセットコイル２ｂに並列接続
した構成であり、前記両実施例で説明した誘導起電圧の
抑圧作用と何ら変わりはない。丑だ、もちろん、実施例
１の第１ダイオードＤｉＬ、Ｄｉ）や実施例２の第１ダ
イオードＤｂ を本実施例のように接続替えすることが
できる。
ードＤ２ を介さずにリセットコイル２ｂに並列接続
した構成であり、前記両実施例で説明した誘導起電圧の
抑圧作用と何ら変わりはない。丑だ、もちろん、実施例
１の第１ダイオードＤｉＬ、Ｄｉ）や実施例２の第１ダ
イオードＤｂ を本実施例のように接続替えすることが
できる。
発明の効果
本発明によれば、前段回路に複巻線ラッチリレーととも
に後段回路を接続して前段回路から後段回路に論理信号
を伝送する場合に、前記リレーのコイルに発生する誘導
起電圧を適確に抑圧できるため、後段回路を誤動作させ
ない点で極めて有益であり、かつ、追加するコンデンサ
は低容量のものでよいため、低コスト化ならびに省スペ
ース化に寄与し、リレー接点の応答にも別設の支障をき
たさない。
に後段回路を接続して前段回路から後段回路に論理信号
を伝送する場合に、前記リレーのコイルに発生する誘導
起電圧を適確に抑圧できるため、後段回路を誤動作させ
ない点で極めて有益であり、かつ、追加するコンデンサ
は低容量のものでよいため、低コスト化ならびに省スペ
ース化に寄与し、リレー接点の応答にも別設の支障をき
たさない。
第１図は本発明に係る実施例１の回路図、第２図は同回
路動作を示すタイムチャート、第３図は本発明に係る実
施例２の回路図、第４図と第５図は同回路動作を示すタ
イムチャート、第６図は本発明に係る実施例３の回路図
、第７図は本発明の前提となる回路図、第８図は同回路
動作を示すりイムチャートである。 １・・・・・・前段回路、２・・・・・・複巻線ラッチ
リレー、２ａ・・・・・・セットコイル、２ｂ・・・・
・・リセットコイル、３・・・・・・後段回路、Ｄａ
・Ｄｂ・・・・・・第１ダイオード、Ｄ、、Ｄ２・・・
・・・第２ダイオード、Ｃ１、Ｃ２・・・・・・コンデ
ンサ。 ゛ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
ａ巻線うヅ弁リレー ２０− セットコイル Ｃ１，Ｃｐ−コツナツプ 第２図 ｂＬ 第３図 第４図 ｂＨ 第５図 第６図
路動作を示すタイムチャート、第３図は本発明に係る実
施例２の回路図、第４図と第５図は同回路動作を示すタ
イムチャート、第６図は本発明に係る実施例３の回路図
、第７図は本発明の前提となる回路図、第８図は同回路
動作を示すりイムチャートである。 １・・・・・・前段回路、２・・・・・・複巻線ラッチ
リレー、２ａ・・・・・・セットコイル、２ｂ・・・・
・・リセットコイル、３・・・・・・後段回路、Ｄａ
・Ｄｂ・・・・・・第１ダイオード、Ｄ、、Ｄ２・・・
・・・第２ダイオード、Ｃ１、Ｃ２・・・・・・コンデ
ンサ。 ゛ 代理人の氏名 弁理士 中 尾 敏 男 ほか１名２−
ａ巻線うヅ弁リレー ２０− セットコイル Ｃ１，Ｃｐ−コツナツプ 第２図 ｂＬ 第３図 第４図 ｂＨ 第５図 第６図
Claims (1)
- 前段回路に複巻線ラッチリレーとともに後段回路を接続
する構成を備え、前記複巻線ラッチリレーのセットコイ
ルとリセットコイルには第１ダイオードを各々並列接続
し、前記コイルのうちの少なくとも前記後段回路に接続
される方のコイルには、前記第１ダイオードとは逆向き
の第２ダイオードを直列接続するとともにこのコイルと
前記第２ダイオードの直列回路にコンデンサを並列接続
したことを特徴とする複巻線ラッチリレーを含む信号伝
送回路の誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024337A JPH01200531A (ja) | 1988-02-03 | 1988-02-03 | 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024337A JPH01200531A (ja) | 1988-02-03 | 1988-02-03 | 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200531A true JPH01200531A (ja) | 1989-08-11 |
| JPH0580775B2 JPH0580775B2 (ja) | 1993-11-10 |
Family
ID=12135366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63024337A Granted JPH01200531A (ja) | 1988-02-03 | 1988-02-03 | 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01200531A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4714635U (ja) * | 1971-03-17 | 1972-10-20 | ||
| JPS5077742U (ja) * | 1973-11-19 | 1975-07-05 |
-
1988
- 1988-02-03 JP JP63024337A patent/JPH01200531A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4714635U (ja) * | 1971-03-17 | 1972-10-20 | ||
| JPS5077742U (ja) * | 1973-11-19 | 1975-07-05 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580775B2 (ja) | 1993-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11683034B2 (en) | High speed switching solid state relay circuit | |
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| JP3217181B2 (ja) | 電力制御装置 | |
| CN113746462A (zh) | 一种驱动电路 | |
| CN113752838B (zh) | 一种驱动电路 | |
| JPH01200531A (ja) | 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 | |
| US6281707B1 (en) | Two-stage Muller C-element | |
| EP1251636A1 (en) | A power source filter circuit | |
| JPH06311016A (ja) | バッファ駆動能力切替回路 | |
| JP3166385B2 (ja) | 検出スイッチ | |
| JPH04354114A (ja) | 有極性コンデンサ回路 | |
| JPH05266772A (ja) | リレー電源の負荷低減回路 | |
| JPH03101518A (ja) | 負荷駆動回路 | |
| JP2564637Y2 (ja) | 負荷駆動回路の保護回路 | |
| SU1677860A2 (ru) | Мостовой переключатель тока в индуктивной нагрузке | |
| JPS63148816A (ja) | 保護継電器 | |
| JPS599464Y2 (ja) | スイツチング回路における保護回路 | |
| JPH0467723A (ja) | 電源装置 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JP2595897Y2 (ja) | ４相ステッピングモータ駆動回路 | |
| JPH04105525A (ja) | 給電方式 | |
| US20010048316A1 (en) | Circuit and method for input to failsafe "AND " gate | |
| JPS5814770B2 (ja) | リレ−のフリップフロップ回路 | |
| JPH06153390A (ja) | 誤動作防止装置 | |
| JPH0241660A (ja) | 二重化電源回路 |