JPH0580775B2 - - Google Patents
Info
- Publication number
- JPH0580775B2 JPH0580775B2 JP63024337A JP2433788A JPH0580775B2 JP H0580775 B2 JPH0580775 B2 JP H0580775B2 JP 63024337 A JP63024337 A JP 63024337A JP 2433788 A JP2433788 A JP 2433788A JP H0580775 B2 JPH0580775 B2 JP H0580775B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- coil
- circuit
- stage circuit
- latch relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、前段回路に複巻線ラツチリレーとと
もに後段回路を接続して前段回路から後段回路に
論理信号を伝送せざるを得ない場合に有用である
複巻線ラツチリレーを含む信号伝送回路の誤動作
防止装置に関する。
もに後段回路を接続して前段回路から後段回路に
論理信号を伝送せざるを得ない場合に有用である
複巻線ラツチリレーを含む信号伝送回路の誤動作
防止装置に関する。
従来の技術
本発明の前提となる回路装置は第７図に示され
る。この回路は、前段回路１に複巻線ラツチリレ
ー２を接続するとともに後段回路３を接続する構
成を備え、複巻線ラツチリレー２のセツトコイル
２ａとリセツトコイル２ｂにはダイオードDa，
Dbを各々並列接続してあるものである。これら
のダイオードDa，Dbはリレーコイルに発生する
逆起電圧防止用として慣用されているものであ
り、セツトコイル２ａ、リセツトコイル２ｂの駆
動電流を停止した時にそれらのコイルに発生する
逆起電圧をシヤントして、逆起電圧が直流電源
VRYを介して前段回路１内のトランジスタQa，
Qbに印加されないようにし、トランジスタQa，
Qbの過電圧破壊を防止するものである。例えば、
トランジスタQaをセツトパルスでオンしてセツ
トコイル２ａに駆動電流を流す場合のトランジス
タQaとセツトコイル２ａとの接続点の電圧Va
は、第８図実線に示す通りであり、点線に示され
る逆起電圧はダイオードDaにてシヤントされて
存在しない。従つて、トランジスタQaには逆起
電圧が印加されなく保護される。
る。この回路は、前段回路１に複巻線ラツチリレ
ー２を接続するとともに後段回路３を接続する構
成を備え、複巻線ラツチリレー２のセツトコイル
２ａとリセツトコイル２ｂにはダイオードDa，
Dbを各々並列接続してあるものである。これら
のダイオードDa，Dbはリレーコイルに発生する
逆起電圧防止用として慣用されているものであ
り、セツトコイル２ａ、リセツトコイル２ｂの駆
動電流を停止した時にそれらのコイルに発生する
逆起電圧をシヤントして、逆起電圧が直流電源
VRYを介して前段回路１内のトランジスタQa，
Qbに印加されないようにし、トランジスタQa，
Qbの過電圧破壊を防止するものである。例えば、
トランジスタQaをセツトパルスでオンしてセツ
トコイル２ａに駆動電流を流す場合のトランジス
タQaとセツトコイル２ａとの接続点の電圧Va
は、第８図実線に示す通りであり、点線に示され
る逆起電圧はダイオードDaにてシヤントされて
存在しない。従つて、トランジスタQaには逆起
電圧が印加されなく保護される。
発明が解決しようとする課題
ところが、複巻線ラツチリレー２を用いる場合
には別の解決すべき課題が存在する。すなわち、
複巻線ラツチリレー２はセツトコイル２ａとリセ
ツトコイル２ｂとの磁気的に結合してあり、各コ
イルに交互にパルス電流を流すことによつて図示
しないリレー接点をフリツプフロツプ的に動作さ
せる作用を備え、このリレー接点により図示しな
い負荷を選択的に制御するものである。この場
合、第８図実線のようにセツトコイル２ａをVa
に示すセツトパレスにて駆動した時にリセツトコ
イル２ｂにはセツトパルスの立下りと立上り部分
で互いに逆極生の誘導起電圧が発生する。この誘
導起電圧のうち一方はダイオードDbにてシヤン
トされるが、他方は第８図Vb（トランジスタQb
とリセツトコイル２ｂとの接続点電圧）の実線に
示すような直流電源VRYを介して現われ、後段回
路２の論理に誤動作を与えてしまう。この場合、
後段回路２の入力前段回路１内のトランジスタ
Qa，Qbのベース側からインバータを介して取れ
ば何ら問題にはならないが、前段回路１が集積回
路化されておりそのような信号取出し端子がない
ような場合は解決しなければならない課題として
クローズアツプされる。
には別の解決すべき課題が存在する。すなわち、
複巻線ラツチリレー２はセツトコイル２ａとリセ
ツトコイル２ｂとの磁気的に結合してあり、各コ
イルに交互にパルス電流を流すことによつて図示
しないリレー接点をフリツプフロツプ的に動作さ
せる作用を備え、このリレー接点により図示しな
い負荷を選択的に制御するものである。この場
合、第８図実線のようにセツトコイル２ａをVa
に示すセツトパレスにて駆動した時にリセツトコ
イル２ｂにはセツトパルスの立下りと立上り部分
で互いに逆極生の誘導起電圧が発生する。この誘
導起電圧のうち一方はダイオードDbにてシヤン
トされるが、他方は第８図Vb（トランジスタQb
とリセツトコイル２ｂとの接続点電圧）の実線に
示すような直流電源VRYを介して現われ、後段回
路２の論理に誤動作を与えてしまう。この場合、
後段回路２の入力前段回路１内のトランジスタ
Qa，Qbのベース側からインバータを介して取れ
ば何ら問題にはならないが、前段回路１が集積回
路化されておりそのような信号取出し端子がない
ような場合は解決しなければならない課題として
クローズアツプされる。
本発明は、このような背景にもとづいて発明さ
れたものであり、複巻線ラツチリレーを含む信号
伝送回路の誤動作を適確に防止する目的を有す
る。
れたものであり、複巻線ラツチリレーを含む信号
伝送回路の誤動作を適確に防止する目的を有す
る。
課題を解決するための手段
本発明は、前段回路に複巻線ラツチリレーとと
もに後段回路を接続する構成を備え、前記複巻線
ラツチリレーのセツトコイルとリセツトコイルに
は第１ダイオードを各々並列接続し、前記コイル
のうち少なくとも前記後段回路に接続される方の
コイルには、前記第１ダイオードとは逆向きの第
２ダイオードを直接接続するとともにこのコイル
と前記第２ダイオードの直列回路にコンデンサを
並列接続したことを特徴とする複巻線ラツチリレ
ーを含む信号伝送回路の誤動作防止装置を構成す
る。
もに後段回路を接続する構成を備え、前記複巻線
ラツチリレーのセツトコイルとリセツトコイルに
は第１ダイオードを各々並列接続し、前記コイル
のうち少なくとも前記後段回路に接続される方の
コイルには、前記第１ダイオードとは逆向きの第
２ダイオードを直接接続するとともにこのコイル
と前記第２ダイオードの直列回路にコンデンサを
並列接続したことを特徴とする複巻線ラツチリレ
ーを含む信号伝送回路の誤動作防止装置を構成す
る。
作 用
本発明によれば、複巻線ラツチリレーのコイル
に発生した他方のコイルからの誘導起電圧を適確
にシヤントでき後段回路を誤動作させない。すな
わち、誘導起電圧の一方は第１ダイオードにてシ
ヤントされ、誘導起電圧の他方はコンデンサを介
して直ちに第２ダイオードに逆極性（この場合、
第２ダイオードは極めて微小な逆漏れ電流しか流
れないため高インピーダンスである）に印加され
て、上記誘導電圧と第２ダイオードへの印加電圧
が相殺され、上記誘導起電圧は抑圧される。従つ
て、コンデンサは、第２ダイオードの高インピー
ダンス成分に対して上記誘導起電圧を直ちに逆極
性印加できればよいため、低容量のもので充分で
あり、低価格化ならびに省スペース化に寄与す
る。
に発生した他方のコイルからの誘導起電圧を適確
にシヤントでき後段回路を誤動作させない。すな
わち、誘導起電圧の一方は第１ダイオードにてシ
ヤントされ、誘導起電圧の他方はコンデンサを介
して直ちに第２ダイオードに逆極性（この場合、
第２ダイオードは極めて微小な逆漏れ電流しか流
れないため高インピーダンスである）に印加され
て、上記誘導電圧と第２ダイオードへの印加電圧
が相殺され、上記誘導起電圧は抑圧される。従つ
て、コンデンサは、第２ダイオードの高インピー
ダンス成分に対して上記誘導起電圧を直ちに逆極
性印加できればよいため、低容量のもので充分で
あり、低価格化ならびに省スペース化に寄与す
る。
実施例
次に本発明の実施例を第１図〜第６図を参照し
て説明する。
て説明する。
実施例 １
（第１図、第２図参照）
この実施例１による回路は、第７図に示した本
発明の前提回路と次の点において異なる。すなわ
ち、複巻線ラツチリレー２のセツトコイル２ａと
リセツトコイル２ｂには、ダイオードDa，Db（本
発明では後述する別のダイオードと区別するた
め、以下第１ダイオードと称す）とは逆向きの第
２ダイオードD1，D2を各々直列接続するととも
に、セツトコイル２ａと第２ダイオードD1との
直列回路ならびにリセツトコイル２ｂと第２ダイ
オードD2との直列回路にはコンデンサC1，C2を
各々並列接続したことにある。なお、第１ダイオ
ードDa，Dbは各々、第２ダイオードD1，D2を介
してセツトコイル２ａ、リセツトコイル２ｂに並
列接続される。
発明の前提回路と次の点において異なる。すなわ
ち、複巻線ラツチリレー２のセツトコイル２ａと
リセツトコイル２ｂには、ダイオードDa，Db（本
発明では後述する別のダイオードと区別するた
め、以下第１ダイオードと称す）とは逆向きの第
２ダイオードD1，D2を各々直列接続するととも
に、セツトコイル２ａと第２ダイオードD1との
直列回路ならびにリセツトコイル２ｂと第２ダイ
オードD2との直列回路にはコンデンサC1，C2を
各々並列接続したことにある。なお、第１ダイオ
ードDa，Dbは各々、第２ダイオードD1，D2を介
してセツトコイル２ａ、リセツトコイル２ｂに並
列接続される。
このような構成において、第２図Vaにように
セツトコイル２ａにセツトパルスを与えた時、こ
のセツトパルスの立上りと立下りの部分でリセツ
トコイル２ｂにそれぞれ発生する誘導起電圧は次
のような回路動作によつて抑圧される。すなわ
ち、誘導起電圧の一方は本発明の前提回路第７図
による場合と同様に第１ダイオードDbによつて
シヤントされる。なお、この実施例におけるシヤ
ント作用は、第２ダイオードD2も介して行なわ
れる。又、誘導起電圧の他方（前記のものとは逆
極性であり、第１図においてリセツトコイル２ｂ
の上側が＋、下側が−となる）は、コンデンサ
C2を介して直ちに第２ダイオードD2に逆極性
（この場合第２ダイオードD2は極めて微小な逆漏
れ電流しか流れないため高インピーダンスであ
る）に印加されて、上記誘導電圧と第２ダイオー
ドD2への印加電圧が相殺され、上記誘導起電圧
は抑圧される。従つて、コンデンサC2は、第２
ダイオードD2の高インピーダンス成分に対して
上記誘導起電圧を直ちに逆極性印加できればよい
ため、低容量のもので充分であり、低価格化なら
びに省スペース化に寄与する。ちなみに、第２ダ
イオードD2の両端をシヨートしてリセツトコイ
ル２ｂに第１ダイオードDbとコンデンサC2とが
単に並列接続される場合には、コンデンサC2の
容量として数μFのものが必要になるとともに、
図示しないリレー接点の応答が相当鈍くなるが、
本発明では、コンデンサC2は0.01μF程度で誘導
電圧を充分に抑圧できるとともに、リレー接点の
応答にも別段支障をきたすことはない。このよう
にして第２図Vbに示すように後段回路３には誘
導起電圧のない信号が入力されるため、後段回路
３図が誤動作することがない。なお、もちろんリ
セツトコイル２ｂにリセツトパルスが供給される
場合でもセツトコイル２ａ側の第１ダイオード
Da、第２ダイオードD1、コンデンサC1が作用し
て後段回路３に誤動作を与えない。
セツトコイル２ａにセツトパルスを与えた時、こ
のセツトパルスの立上りと立下りの部分でリセツ
トコイル２ｂにそれぞれ発生する誘導起電圧は次
のような回路動作によつて抑圧される。すなわ
ち、誘導起電圧の一方は本発明の前提回路第７図
による場合と同様に第１ダイオードDbによつて
シヤントされる。なお、この実施例におけるシヤ
ント作用は、第２ダイオードD2も介して行なわ
れる。又、誘導起電圧の他方（前記のものとは逆
極性であり、第１図においてリセツトコイル２ｂ
の上側が＋、下側が−となる）は、コンデンサ
C2を介して直ちに第２ダイオードD2に逆極性
（この場合第２ダイオードD2は極めて微小な逆漏
れ電流しか流れないため高インピーダンスであ
る）に印加されて、上記誘導電圧と第２ダイオー
ドD2への印加電圧が相殺され、上記誘導起電圧
は抑圧される。従つて、コンデンサC2は、第２
ダイオードD2の高インピーダンス成分に対して
上記誘導起電圧を直ちに逆極性印加できればよい
ため、低容量のもので充分であり、低価格化なら
びに省スペース化に寄与する。ちなみに、第２ダ
イオードD2の両端をシヨートしてリセツトコイ
ル２ｂに第１ダイオードDbとコンデンサC2とが
単に並列接続される場合には、コンデンサC2の
容量として数μFのものが必要になるとともに、
図示しないリレー接点の応答が相当鈍くなるが、
本発明では、コンデンサC2は0.01μF程度で誘導
電圧を充分に抑圧できるとともに、リレー接点の
応答にも別段支障をきたすことはない。このよう
にして第２図Vbに示すように後段回路３には誘
導起電圧のない信号が入力されるため、後段回路
３図が誤動作することがない。なお、もちろんリ
セツトコイル２ｂにリセツトパルスが供給される
場合でもセツトコイル２ａ側の第１ダイオード
Da、第２ダイオードD1、コンデンサC1が作用し
て後段回路３に誤動作を与えない。
実施例 ２
（第３図〜第５図参照）
この実施例では、複巻線ラツチリレー２のセツ
トコイル２ａ、リセツトコイル２ｂうちの後段回
路３に接続される方のコイル、すなわちリセツト
コイル２ｂには、実施例１と同様に第１ダイオー
ドDb、第２ダイオードD2、コンデンサC2を接続
し、後段回路３に接続されていない方のコイル、
すなわちセツトコイル２ａには実施例１の第２ダ
イオードD1、コンデンサC1が接続されず、第１
ダイオードDaが接続されている。
トコイル２ａ、リセツトコイル２ｂうちの後段回
路３に接続される方のコイル、すなわちリセツト
コイル２ｂには、実施例１と同様に第１ダイオー
ドDb、第２ダイオードD2、コンデンサC2を接続
し、後段回路３に接続されていない方のコイル、
すなわちセツトコイル２ａには実施例１の第２ダ
イオードD1、コンデンサC1が接続されず、第１
ダイオードDaが接続されている。
このような構成では、第４図Vaのようにセツ
トコイル２ａにセツトパルスを与えた時のVb電
圧は、実施例１と同じく誘導起電圧の抑圧されて
いるため、後段回路３を誤動作させない。又、第
５図Vbのようにリセツトコイル２ｂにリセツト
パルスを与えた時のVa電圧には誘導起電圧が現
われるが、セツトコイル２ａ側は後段回路３に接
続されていないため、この誘導起電圧は後段回路
３の動作に何ら問題がない。
トコイル２ａにセツトパルスを与えた時のVb電
圧は、実施例１と同じく誘導起電圧の抑圧されて
いるため、後段回路３を誤動作させない。又、第
５図Vbのようにリセツトコイル２ｂにリセツト
パルスを与えた時のVa電圧には誘導起電圧が現
われるが、セツトコイル２ａ側は後段回路３に接
続されていないため、この誘導起電圧は後段回路
３の動作に何ら問題がない。
このように、この実施例から明らかな通り、複
巻線ラツチリレー２の各コイルには第１ダイオー
ドを各々並列接続すべきであるが、前記コイルの
うちの少なくとも後段回路３に接続される方のコ
イルに、第１ダイオードとは逆向きの第２ダイオ
ードの直列接続するとともにこのコイルと第２ダ
イオードの直列回路にコンデンサを並列接続すれ
ば、本発明の目的が達成される。
巻線ラツチリレー２の各コイルには第１ダイオー
ドを各々並列接続すべきであるが、前記コイルの
うちの少なくとも後段回路３に接続される方のコ
イルに、第１ダイオードとは逆向きの第２ダイオ
ードの直列接続するとともにこのコイルと第２ダ
イオードの直列回路にコンデンサを並列接続すれ
ば、本発明の目的が達成される。
実施例 ３
（第６図参照）
この実施例では、第１ダイオードDbを第２ダ
イオードD2を介さずにリセツトコール２ｂに並
列接続した構成であり、前記両実施例で説明した
誘導電圧の抑圧作用と何ら変わりはない。また、
もちろん、実施例１を第１ダイオードDa，Dbや
実施例２の第１ダイオードDbを本実施例のよう
に接続替えすることができる。
イオードD2を介さずにリセツトコール２ｂに並
列接続した構成であり、前記両実施例で説明した
誘導電圧の抑圧作用と何ら変わりはない。また、
もちろん、実施例１を第１ダイオードDa，Dbや
実施例２の第１ダイオードDbを本実施例のよう
に接続替えすることができる。
発明の効果
本発明によれば、前段回路の複巻線ラツチリレ
ーとともに後段回路を接続して前段回路から後段
回路に論理信号を伝送する場合に、前記リレーの
コイルに発生する誘導起電圧を適確に抑圧できる
ため、後段回路を誤動作させない点で極めて有益
であり、かつ、追加するコンデンサ低容量のもの
でよいため、低コスト化ならびに省スペース化に
寄与し、リレー接点の応答にも別段の支障をきた
さない。
ーとともに後段回路を接続して前段回路から後段
回路に論理信号を伝送する場合に、前記リレーの
コイルに発生する誘導起電圧を適確に抑圧できる
ため、後段回路を誤動作させない点で極めて有益
であり、かつ、追加するコンデンサ低容量のもの
でよいため、低コスト化ならびに省スペース化に
寄与し、リレー接点の応答にも別段の支障をきた
さない。
第１図は本発明の係る実施例１の回路図、第２
図は同回路動作を示すタイムチヤート、第３図は
本発明に係る実施例２の回路図、第４図と第５図
は同回路動作を示すタイムチヤート、第６図は本
発明に係る実施例３の回路図、第７図は本発明の
前提となる回路図、第８図は同回路動作を示すタ
イムチヤートである。 １……前段回路、２……複巻線ラツチリレー、
２ａ……セツトコイル、２ｂ……リセツトコイ
ル、３……後段回路、Da，Db……第１ダイオー
ド、D1，D2……第２ダイオード、C1，C2……コ
ンデンサ。
図は同回路動作を示すタイムチヤート、第３図は
本発明に係る実施例２の回路図、第４図と第５図
は同回路動作を示すタイムチヤート、第６図は本
発明に係る実施例３の回路図、第７図は本発明の
前提となる回路図、第８図は同回路動作を示すタ
イムチヤートである。 １……前段回路、２……複巻線ラツチリレー、
２ａ……セツトコイル、２ｂ……リセツトコイ
ル、３……後段回路、Da，Db……第１ダイオー
ド、D1，D2……第２ダイオード、C1，C2……コ
ンデンサ。
Claims (1)
- １ 前段回路に複巻線ラツチリレーとともに後段
回路を接続する構成を備え、前記複巻線ラツチリ
レーのセツトコイルとリセツトコイルには第１ダ
イオードを各々並列接続し、前記コイルのうちの
少なくとも前記後段回路に接続される方のコイル
には、前記第１ダイオードとは逆向きの第２ダイ
オードを直列接続するとともにこのコイルと前記
第２ダイオードの直列回路にコンデンサを並列接
続したことを特徴とする複巻線ラツチリレーを含
む信号伝送回路の誤動作防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024337A JPH01200531A (ja) | 1988-02-03 | 1988-02-03 | 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63024337A JPH01200531A (ja) | 1988-02-03 | 1988-02-03 | 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200531A JPH01200531A (ja) | 1989-08-11 |
| JPH0580775B2 true JPH0580775B2 (ja) | 1993-11-10 |
Family
ID=12135366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63024337A Granted JPH01200531A (ja) | 1988-02-03 | 1988-02-03 | 複巻線ラッチリレーを含む信号伝送回路の誤動作防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01200531A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4714635U (ja) * | 1971-03-17 | 1972-10-20 | ||
| JPS5077742U (ja) * | 1973-11-19 | 1975-07-05 |
-
1988
- 1988-02-03 JP JP63024337A patent/JPH01200531A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01200531A (ja) | 1989-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| US4651269A (en) | Current flow reversing circuit | |
| CN113746462B (zh) | 一种驱动电路 | |
| CN113752838A (zh) | 一种驱动电路 | |
| JPH0580775B2 (ja) | ||
| JP3166385B2 (ja) | 検出スイッチ | |
| JPS6223060Y2 (ja) | ||
| JPH03175730A (ja) | 出力バツフア | |
| JP2003348868A (ja) | ダイナミックブレーキ回路 | |
| JPH04354114A (ja) | 有極性コンデンサ回路 | |
| JPH0469251A (ja) | 印字ヘッド駆動回路 | |
| JP2564637Y2 (ja) | 負荷駆動回路の保護回路 | |
| JPS61217906A (ja) | 磁気記憶装置の書込回路 | |
| JPH02285971A (ja) | インバータのゲート駆動回路 | |
| JPS5972997A (ja) | ステツピングモ−タの誤動作検知回路 | |
| JPH0241660A (ja) | 二重化電源回路 | |
| JPS63148816A (ja) | 保護継電器 | |
| HU194658B (en) | Circuit arrangement for alternating turning on of the transistors of switching operation bridge-connected supply unit | |
| JPS6118889B2 (ja) | ||
| JPS59179435U (ja) | 電源誤接続の保護回路 | |
| JPH05122832A (ja) | Ｄｃ電源保護回路 | |
| JPH06237307A (ja) | 極性反転検出回路 | |
| JPS5814770B2 (ja) | リレ−のフリップフロップ回路 | |
| JPS62166726A (ja) | 過電圧保護装置 | |
| JPS61193077A (ja) | パイロツト検出回路 |