JPH01200673A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01200673A JPH01200673A JP2537588A JP2537588A JPH01200673A JP H01200673 A JPH01200673 A JP H01200673A JP 2537588 A JP2537588 A JP 2537588A JP 2537588 A JP2537588 A JP 2537588A JP H01200673 A JPH01200673 A JP H01200673A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- crystal semiconductor
- semiconductor film
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に、多結晶
半導体膜等の非単結晶半導体膜を用いた薄膜トランジス
タ（ＴＰＴ）をガラス基板等の光透過性基板上に有する
半導体装置の製造に適用して好適なものである。
半導体膜等の非単結晶半導体膜を用いた薄膜トランジス
タ（ＴＰＴ）をガラス基板等の光透過性基板上に有する
半導体装置の製造に適用して好適なものである。
本発明は、光透過性基板の一方の主面上に薄膜トランジ
スタを有する半導体装置の製造方法において、上記光透
過性基板の上記一方の主面上に形成された非単結晶半導
体膜中に上記薄膜トランジスタのソース領域及びドレイ
ン領域を不純物のイオン注入により形成した後、上記光
透過性基板の他方の主面側から上記非単結晶半導体膜に
光を照射して加熱するようにしている。これによって、
電気的特性の良好な薄膜トランジスタを製造することが
できる。
スタを有する半導体装置の製造方法において、上記光透
過性基板の上記一方の主面上に形成された非単結晶半導
体膜中に上記薄膜トランジスタのソース領域及びドレイ
ン領域を不純物のイオン注入により形成した後、上記光
透過性基板の他方の主面側から上記非単結晶半導体膜に
光を照射して加熱するようにしている。これによって、
電気的特性の良好な薄膜トランジスタを製造することが
できる。
多結晶Ｓｉ膜を用いた多結晶Ｓｔ ＴＦＴは、水素化
アモルファス５ｔ（ａ−Ｓｉ：Ｈ）膜を用いたａ−Ｓｉ
：ＨＴＦＴに比べてキャリア移動度が高いＴＰＴとして
注目されている。従来、この多結晶５ｉＴＦＴを製造す
る場合には１０００℃程度の高温プロセスを用いていた
ため、多結晶ＳｉＴＦＴを製造するための基板としては
融点の高い石英基板が用いられていた。
アモルファス５ｔ（ａ−Ｓｉ：Ｈ）膜を用いたａ−Ｓｉ
：ＨＴＦＴに比べてキャリア移動度が高いＴＰＴとして
注目されている。従来、この多結晶５ｉＴＦＴを製造す
る場合には１０００℃程度の高温プロセスを用いていた
ため、多結晶ＳｉＴＦＴを製造するための基板としては
融点の高い石英基板が用いられていた。
近年、石英基板よりも安価な低融点のガラス基板を用い
て多結晶Ｓｔ ＴＦＴを製造することを目的として低
温プロセスによる多結晶Ｓｉ ＴＦＴの製造方法の開
発が行われているが、多結晶Ｓｉ膜中の結晶粒径を十分
に増大させることができないため、キャリア移動度が低
く、電気的特性は良好ではなかった。そこで、Ｊｐｎ、
Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｖｏｌ。
て多結晶Ｓｔ ＴＦＴを製造することを目的として低
温プロセスによる多結晶Ｓｉ ＴＦＴの製造方法の開
発が行われているが、多結晶Ｓｉ膜中の結晶粒径を十分
に増大させることができないため、キャリア移動度が低
く、電気的特性は良好ではなかった。そこで、Ｊｐｎ、
Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 Ｖｏｌ。
２５、 Ｎｏ、２． ＦＥＢＲＵＡＲＹ、 １９８６．
ｐｐ、 Ｌ１２１−Ｌｌ２３では、石英基板上に形成
された多結晶Ｓｉ膜をＳｔのイオン注入により非晶質化
し、この非晶質化されたＳｉ膜を低温アニールで固相成
長させることにより結晶粒径の大きな多結晶Ｓｉ膜を形
成して高性能の多結晶Ｓｔ ＴＦＴを製造する方法が
提案されている。
ｐｐ、 Ｌ１２１−Ｌｌ２３では、石英基板上に形成
された多結晶Ｓｉ膜をＳｔのイオン注入により非晶質化
し、この非晶質化されたＳｉ膜を低温アニールで固相成
長させることにより結晶粒径の大きな多結晶Ｓｉ膜を形
成して高性能の多結晶Ｓｔ ＴＦＴを製造する方法が
提案されている。
しかしながら、本発明者の検討によれば、上述の低温プ
ロセスにより製造された多結晶Ｓｉ ＴＦＴは、キャ
リア移動度は高いが、ソース領域及びドレイン領域の接
合のリークや、いわゆるゲート電圧スイング（ドレイン
電流■。を−桁変化させるのに要するゲート電圧Ｖ、）
等の電気的特性が良好でないという問題があった。
ロセスにより製造された多結晶Ｓｉ ＴＦＴは、キャ
リア移動度は高いが、ソース領域及びドレイン領域の接
合のリークや、いわゆるゲート電圧スイング（ドレイン
電流■。を−桁変化させるのに要するゲート電圧Ｖ、）
等の電気的特性が良好でないという問題があった。
従って本発明の目的は、電気的特性の良好な薄膜トラン
ジスタを製造することができる半導体装置の製造方法を
提供することにある。
ジスタを製造することができる半導体装置の製造方法を
提供することにある。
本発明者は、上述のようにソース領域及びドレイン領域
の接合のリークや、ゲート電圧スイング等の電気的特性
が良好でないのは、これらのソース領域及びドレイン領
域を形成するための不純物のイオン注入により生じる結
晶欠陥や、このイオン注入前から存在していた結晶欠陥
等に起因して接合や多結晶ｓｉ膜とゲート絶縁膜との界
面に多数のトラップが存在するためであることを見出し
、本発明を案出するに至った。
の接合のリークや、ゲート電圧スイング等の電気的特性
が良好でないのは、これらのソース領域及びドレイン領
域を形成するための不純物のイオン注入により生じる結
晶欠陥や、このイオン注入前から存在していた結晶欠陥
等に起因して接合や多結晶ｓｉ膜とゲート絶縁膜との界
面に多数のトラップが存在するためであることを見出し
、本発明を案出するに至った。
すなわち本発明は、光透過性基板（例えばガラス基板ｌ
）の一方の主面上に薄膜トランジスタを有する半導体装
置の製造方法において、光透過性基板の一方の主面上に
形成された非単結晶半導体膜（例えば多結晶Ｓｉ膜３）
中に薄膜トランジスタのソース領域及びドレイン領域（
例えばｎ゛型のソース領域６及びドレイン領域７）を不
純物のイオン注入により形成した後、光透過性基板の他
方の主面側から非単結晶半導体膜に光を照射して加熱す
るようにした半導体装置の製造方法である。
）の一方の主面上に薄膜トランジスタを有する半導体装
置の製造方法において、光透過性基板の一方の主面上に
形成された非単結晶半導体膜（例えば多結晶Ｓｉ膜３）
中に薄膜トランジスタのソース領域及びドレイン領域（
例えばｎ゛型のソース領域６及びドレイン領域７）を不
純物のイオン注入により形成した後、光透過性基板の他
方の主面側から非単結晶半導体膜に光を照射して加熱す
るようにした半導体装置の製造方法である。
上記した手段によれば、ソース領域及びドレイン領域を
形成するための不純物のイオン注入により非単結晶半導
体膜中に生じる結晶欠陥やこのイオン注入前から存在し
ていた結晶欠陥等を光照射による加熱により除去するこ
とができるので、ソース領域及びドレイン領域の接合や
非単結晶半導体膜とゲート絶縁膜との界面におけるトラ
ップ密度が減少し、このためソース領域及びドレイン領
域の接合のリークや、ゲート電圧スイング等の電気的特
性を向上させることができる。これによって、電気的特
性の良好な薄膜トランジスタを製造することができる。
形成するための不純物のイオン注入により非単結晶半導
体膜中に生じる結晶欠陥やこのイオン注入前から存在し
ていた結晶欠陥等を光照射による加熱により除去するこ
とができるので、ソース領域及びドレイン領域の接合や
非単結晶半導体膜とゲート絶縁膜との界面におけるトラ
ップ密度が減少し、このためソース領域及びドレイン領
域の接合のリークや、ゲート電圧スイング等の電気的特
性を向上させることができる。これによって、電気的特
性の良好な薄膜トランジスタを製造することができる。
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、ガラス基板上に多結晶Ｓｔ
ＴＦＴを製造する実施例である。
明する。この実施例は、ガラス基板上に多結晶Ｓｔ
ＴＦＴを製造する実施例である。
本実施例においては、第１図に示すように、まず光透過
性のガラス基板１の一方の主面上にこのガラス基板ｌの
バッシベーシッン膜として例えばｓｉｏ寞膜やＳｉ、Ｎ
、膜のような絶縁膜２を例えば低圧ＣＶＤ法により形成
する０次に、この絶縁膜２の全面に例えば低圧ＣＶＤ法
により真性（ｉ型）多結晶Ｓｉ膜を形成した後、この多
結晶Ｓｉ膜をエツチングによりパターンニングして所定
形状の多結晶Ｓｉ膜３を形成する０次に、例えばＳｉを
イオン注入することによりこの多結晶Ｓｉ膜３を非晶質
化した後、この非晶質化されたＳｉ膜を例えばＮ！雰囲
気中において６００℃で３０〜６０時間アニールするこ
とにより固相成長させ、これによって結晶粒径が例えば
１μｍ程度に増大した多結晶ｓｉ膜３を得る０次に、例
えば低圧ＣＶＤ法により全面に例えばＳｉ０ｇ膜のよう
な絶縁膜及び例えば多結晶Ｓｉ膜を順次形成した後、こ
れらの多結晶Ｓｉ膜及び絶縁膜をエツチングにより順次
所定形状にパターンニングしてゲート絶縁膜４及びゲー
ト電極５を形成する０次に、これらのゲート電極５及び
ゲート絶縁膜４をマスクとして上記多結晶Ｓｉ膜３に例
えばＰのようなｎ型不純物をイオン注入することにより
、上記ゲート電極５に対して自己整合的に例えばｎ″″
型のソース領域６及びドレイン領域７を形成する。これ
らのゲート電極５、ソース領域６及びドレイン領域７に
よりｎチャネル型の多結晶Ｓｔ ＴＦＴが構成される
。
性のガラス基板１の一方の主面上にこのガラス基板ｌの
バッシベーシッン膜として例えばｓｉｏ寞膜やＳｉ、Ｎ
、膜のような絶縁膜２を例えば低圧ＣＶＤ法により形成
する０次に、この絶縁膜２の全面に例えば低圧ＣＶＤ法
により真性（ｉ型）多結晶Ｓｉ膜を形成した後、この多
結晶Ｓｉ膜をエツチングによりパターンニングして所定
形状の多結晶Ｓｉ膜３を形成する０次に、例えばＳｉを
イオン注入することによりこの多結晶Ｓｉ膜３を非晶質
化した後、この非晶質化されたＳｉ膜を例えばＮ！雰囲
気中において６００℃で３０〜６０時間アニールするこ
とにより固相成長させ、これによって結晶粒径が例えば
１μｍ程度に増大した多結晶ｓｉ膜３を得る０次に、例
えば低圧ＣＶＤ法により全面に例えばＳｉ０ｇ膜のよう
な絶縁膜及び例えば多結晶Ｓｉ膜を順次形成した後、こ
れらの多結晶Ｓｉ膜及び絶縁膜をエツチングにより順次
所定形状にパターンニングしてゲート絶縁膜４及びゲー
ト電極５を形成する０次に、これらのゲート電極５及び
ゲート絶縁膜４をマスクとして上記多結晶Ｓｉ膜３に例
えばＰのようなｎ型不純物をイオン注入することにより
、上記ゲート電極５に対して自己整合的に例えばｎ″″
型のソース領域６及びドレイン領域７を形成する。これ
らのゲート電極５、ソース領域６及びドレイン領域７に
よりｎチャネル型の多結晶Ｓｔ ＴＦＴが構成される
。
次に、上記ガラス基板１の他方の主面（裏面）側からこ
のガラス基板１に対して透明な波長域のパルスレーザ−
ビーム８をこのガラス基板１を通してソース領域６及び
ドレイン領域７を含む上記多結晶Ｓｉ膜３の全体に照射
して加熱することにより、この多結晶Ｓｉ膜３のアニー
ルを行う。この場合、パルスレーザ−ビーム８により多
結晶Ｓｉ膜３が選択的に加熱されるようにこれらのパル
スレーザ−ビーム８及びガラス基板１の種類、多結晶Ｓ
ｉ膜３の厚さ等を選択することが好ましい、また、パル
スレーザ−ビーム８による照射エネルギー密度は、例え
ば多結晶Ｓｉ膜３がほとんど熔融せず、しかもアニール
が効果的に行われるような値に選ばれる。具体例を挙げ
ると、パルスレーザ−ビーム８として例えばＸｅＣ１エ
キシマ−レーザー（波長３０８ ｎｍ）を用い、ガラス
基板１として例えば第３図のＡで示すような透過特性を
有する市販の無アルカリガラスを用いる。また、多結晶
Ｓｉ膜３の厚さが５００人である場合、パルスレーザ−
ビーム８による照射エネルギー密度は例えば約２００ｍ
Ｊ／ｃ４である。なお、一般に、多結晶Ｓｉ膜３の厚さ
が小さい場合、多結晶Ｓｉ膜３を選択的に加熱するため
には短波長のパルスレーザ−ビーム８を用いるのが好ま
しい。
のガラス基板１に対して透明な波長域のパルスレーザ−
ビーム８をこのガラス基板１を通してソース領域６及び
ドレイン領域７を含む上記多結晶Ｓｉ膜３の全体に照射
して加熱することにより、この多結晶Ｓｉ膜３のアニー
ルを行う。この場合、パルスレーザ−ビーム８により多
結晶Ｓｉ膜３が選択的に加熱されるようにこれらのパル
スレーザ−ビーム８及びガラス基板１の種類、多結晶Ｓ
ｉ膜３の厚さ等を選択することが好ましい、また、パル
スレーザ−ビーム８による照射エネルギー密度は、例え
ば多結晶Ｓｉ膜３がほとんど熔融せず、しかもアニール
が効果的に行われるような値に選ばれる。具体例を挙げ
ると、パルスレーザ−ビーム８として例えばＸｅＣ１エ
キシマ−レーザー（波長３０８ ｎｍ）を用い、ガラス
基板１として例えば第３図のＡで示すような透過特性を
有する市販の無アルカリガラスを用いる。また、多結晶
Ｓｉ膜３の厚さが５００人である場合、パルスレーザ−
ビーム８による照射エネルギー密度は例えば約２００ｍ
Ｊ／ｃ４である。なお、一般に、多結晶Ｓｉ膜３の厚さ
が小さい場合、多結晶Ｓｉ膜３を選択的に加熱するため
には短波長のパルスレーザ−ビーム８を用いるのが好ま
しい。
次に第２図に示すように、例えばリンシリケートガラス
（ＰＳＧ）膜やｓｔｏｗ膜のような絶縁膜９を例えばＣ
ＶＤ法により全面に形成した後、この絶縁膜９の所定部
分をエツチング除去して開口９ａ、９ｂを形成する０次
に、蒸着、スパッタ等により全面に例えば＾ｌ膜を形成
した後、このＡＩ膜をエツチングによりパターンニング
して電極１０．１１を形成する０次に、プラズマＣＶＤ
法により全面にＳｉＮ：Ｈ膜１２を形成した後、例えば
４００℃でアニールを行うことによりこのＳｉＮ：Ｈ膜
１２中のＨを上記多結晶Ｓｉ膜膜中中拡散させて水素化
を行い、多結晶Ｓｉ膜膜中中結晶粒界のトラップ密度を
減少させる。これによって、目的とする多結晶Ｓｉ
ＴＦＴが完成される。
（ＰＳＧ）膜やｓｔｏｗ膜のような絶縁膜９を例えばＣ
ＶＤ法により全面に形成した後、この絶縁膜９の所定部
分をエツチング除去して開口９ａ、９ｂを形成する０次
に、蒸着、スパッタ等により全面に例えば＾ｌ膜を形成
した後、このＡＩ膜をエツチングによりパターンニング
して電極１０．１１を形成する０次に、プラズマＣＶＤ
法により全面にＳｉＮ：Ｈ膜１２を形成した後、例えば
４００℃でアニールを行うことによりこのＳｉＮ：Ｈ膜
１２中のＨを上記多結晶Ｓｉ膜膜中中拡散させて水素化
を行い、多結晶Ｓｉ膜膜中中結晶粒界のトラップ密度を
減少させる。これによって、目的とする多結晶Ｓｉ
ＴＦＴが完成される。
本実施例によれば、上述のように多結晶Ｓｔ膜膜中中ソ
ース領域６及びドレイン領域７を形成した後にガラス基
板１の裏面側からこの多結晶Ｓｉ膜３にパルスレーザ−
ビーム８を照射して加熱することによりアニールを行っ
ているので、ソース領域６及びドレイン領域７を形成す
るためのイオン注入により多結晶Ｓｔ膜膜中中生じた微
小欠陥等の結晶欠陥やイオン注入前から存在していた結
晶欠陥等を除去することができる。このため、ソース領
域６及びドレイン領域７とｌ型多結晶Ｓｉから成る活性
領域との接合や、多結晶Ｓｉ膜３とゲート絶縁膜４との
界面、さらには結晶粒界におけるトラップ密度を減少さ
せることができる。従って、これらのソース領域６及び
ドレイン領域７の接合のリークを少なくすることができ
るとともに、ゲート電圧スイングを小さ（することがで
き、これによって第４図に示すような従来に比べて良好
な■。
ース領域６及びドレイン領域７を形成した後にガラス基
板１の裏面側からこの多結晶Ｓｉ膜３にパルスレーザ−
ビーム８を照射して加熱することによりアニールを行っ
ているので、ソース領域６及びドレイン領域７を形成す
るためのイオン注入により多結晶Ｓｔ膜膜中中生じた微
小欠陥等の結晶欠陥やイオン注入前から存在していた結
晶欠陥等を除去することができる。このため、ソース領
域６及びドレイン領域７とｌ型多結晶Ｓｉから成る活性
領域との接合や、多結晶Ｓｉ膜３とゲート絶縁膜４との
界面、さらには結晶粒界におけるトラップ密度を減少さ
せることができる。従って、これらのソース領域６及び
ドレイン領域７の接合のリークを少なくすることができ
るとともに、ゲート電圧スイングを小さ（することがで
き、これによって第４図に示すような従来に比べて良好
な■。
−１ｏｇ１Ｂ特性を得ることができる。しかも、上述の
ように多結晶５ｉｌｌａ中の結晶粒径は大きいので、キ
ャリア移動度も高い、すなわち、本実施例によれば、キ
ャリア移動度、接合のリーク、ゲート電圧スイング等の
電気的特性が良好な多結晶５ｉＴＦＴを製造することが
できる。また、本実施例においては、６００℃以下の低
温プロセスを用いているため、安価なガラス基板１を用
いて多結晶５ｉＴＦＴを製造することができ、従って製
造コストの低減を図ることができる。さらに、本実施例
により製造される多結晶Ｓｔ ＴＰＴはしきい値電圧
が低（、従ってＣＭＯＳインバーターの形成も可能とな
る。
ように多結晶５ｉｌｌａ中の結晶粒径は大きいので、キ
ャリア移動度も高い、すなわち、本実施例によれば、キ
ャリア移動度、接合のリーク、ゲート電圧スイング等の
電気的特性が良好な多結晶５ｉＴＦＴを製造することが
できる。また、本実施例においては、６００℃以下の低
温プロセスを用いているため、安価なガラス基板１を用
いて多結晶５ｉＴＦＴを製造することができ、従って製
造コストの低減を図ることができる。さらに、本実施例
により製造される多結晶Ｓｔ ＴＰＴはしきい値電圧
が低（、従ってＣＭＯＳインバーターの形成も可能とな
る。
なお、パルスレーザ−ビーム８の照射は、上述のように
ソース領域６及びドレイン領域７の形成後、電極１０．
１１の形成前に行っているので、これらの電極１０．１
１が溶けたり、また多結晶Ｓｔ膜膜中中Ｈが膜外に放出
されてしまうおそれがない。
ソース領域６及びドレイン領域７の形成後、電極１０．
１１の形成前に行っているので、これらの電極１０．１
１が溶けたり、また多結晶Ｓｔ膜膜中中Ｈが膜外に放出
されてしまうおそれがない。
本実施例による多結晶Ｓｉ ＴＦＴの製造方法は、モ
ノリシックの液晶デイスプレィの製造や、三次元ＬＳＩ
の製造等への応用が可能である。
ノリシックの液晶デイスプレィの製造や、三次元ＬＳＩ
の製造等への応用が可能である。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、絶縁膜９を形成した後、電極１０．１１の形成
前にパルスレーザ−ビーム８を多結晶Ｓｔ膜３に照射す
るようにしても上述の実施例と同様な効果を得ることが
可能である。また、第３図のＢで示す透過特性を有する
市販の無アルカリガラスを基板として用いる場合には、
パルスレーザ−ビーム８として例えばＸｅＦエキシマ−
レーザー（波長３５０ｎｍ）を用いることが可能である
。
前にパルスレーザ−ビーム８を多結晶Ｓｔ膜３に照射す
るようにしても上述の実施例と同様な効果を得ることが
可能である。また、第３図のＢで示す透過特性を有する
市販の無アルカリガラスを基板として用いる場合には、
パルスレーザ−ビーム８として例えばＸｅＦエキシマ−
レーザー（波長３５０ｎｍ）を用いることが可能である
。
さらに、ガラス基板１の代わりに例えば石英基板を用い
ることも可能である。
ることも可能である。
〔発明の効果〕
本発明によれば、光透過性基板の一方の主面上に形成さ
れた非単結晶半導体膜中に薄膜トランジスタのソース領
域及びドレイン領域を不純物のイオン注入により形成し
た後、上記光透過性基板の他方の主面側から上記非単結
晶半導体膜に光を照射して加熱するようにしているので
、ソース領域及びドレイン領域を形成するための不純物
のイオン注入により生じる結晶欠陥等が除去されて接合
や非単結晶半導体膜とゲート絶縁膜との界面におけるト
ラップ密度が減少し、従って接合のリークやゲート電圧
スイング等の電気的特性が向上する。
れた非単結晶半導体膜中に薄膜トランジスタのソース領
域及びドレイン領域を不純物のイオン注入により形成し
た後、上記光透過性基板の他方の主面側から上記非単結
晶半導体膜に光を照射して加熱するようにしているので
、ソース領域及びドレイン領域を形成するための不純物
のイオン注入により生じる結晶欠陥等が除去されて接合
や非単結晶半導体膜とゲート絶縁膜との界面におけるト
ラップ密度が減少し、従って接合のリークやゲート電圧
スイング等の電気的特性が向上する。
これによって、電気的特性の良好な薄膜トランジスタを
製造することができる。
製造することができる。
第１図及び第２図は本発明の一実施例による多結晶Ｓｔ
ＴＦＴの製造方法を工程順に示す断面図、第３図は
第１図及び第２図に示す多結晶Ｓｉ ＴＦＴの製造方
法で用いられるガラス基板の透過特性を示すグラフ、第
４図は第１図及び第２図に示す多結晶Ｓｉ ＴＦＴの
製造方法により製造される多結晶Ｓｔ Ｔ Ｐ Ｔ
（７） Ｖ ｃ ｌｏｇ Ｉ ｎ特性の一例を示す
グラフである。 図面における主要な符号の説明 １ニガラス基板（光透過性基板）、 ３：多結晶Ｓｔ膜
（非単結晶半導体膜）、 ５：ゲート電極、６：ソース
領域、 ７：ドレイン領域、 ８：パルスレーザ−
ビーム。 代理人 弁理士 杉 浦 正 知 −宝夕にしイ列 第１図 一°〕ｒ方や邑イタづ 第２図 板長（ｎｍ） Ｊシ、シに１４−ぐ２夕皮ｌシ、イイく〉＾１小りを一
第３図 Ｖ９−ｌｏｇ Ｉｄ 竹＋Ｉｔ 第４図
ＴＦＴの製造方法を工程順に示す断面図、第３図は
第１図及び第２図に示す多結晶Ｓｉ ＴＦＴの製造方
法で用いられるガラス基板の透過特性を示すグラフ、第
４図は第１図及び第２図に示す多結晶Ｓｉ ＴＦＴの
製造方法により製造される多結晶Ｓｔ Ｔ Ｐ Ｔ
（７） Ｖ ｃ ｌｏｇ Ｉ ｎ特性の一例を示す
グラフである。 図面における主要な符号の説明 １ニガラス基板（光透過性基板）、 ３：多結晶Ｓｔ膜
（非単結晶半導体膜）、 ５：ゲート電極、６：ソース
領域、 ７：ドレイン領域、 ８：パルスレーザ−
ビーム。 代理人 弁理士 杉 浦 正 知 −宝夕にしイ列 第１図 一°〕ｒ方や邑イタづ 第２図 板長（ｎｍ） Ｊシ、シに１４−ぐ２夕皮ｌシ、イイく〉＾１小りを一
第３図 Ｖ９−ｌｏｇ Ｉｄ 竹＋Ｉｔ 第４図
Claims (1)
- 光透過性基板の一方の主面上に薄膜トランジスタを有
する半導体装置の製造方法において、上記光透過性基板
の上記一方の主面上に形成された非単結晶半導体膜中に
上記薄膜トランジスタのソース領域及びドレイン領域を
不純物のイオン注入により形成した後、上記光透過性基
板の他方の主面側から上記非単結晶半導体膜に光を照射
して加熱するようにしたことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025375A JP2771812B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025375A JP2771812B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200673A true JPH01200673A (ja) | 1989-08-11 |
| JP2771812B2 JP2771812B2 (ja) | 1998-07-02 |
Family
ID=12164098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025375A Expired - Lifetime JP2771812B2 (ja) | 1988-02-05 | 1988-02-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2771812B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| US6743667B2 (en) | 1994-06-14 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an active matrix type device |
| JPWO2015052991A1 (ja) * | 2013-10-09 | 2017-03-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186949A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS60245124A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 半導体装置の製法 |
-
1988
- 1988-02-05 JP JP63025375A patent/JP2771812B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58186949A (ja) * | 1982-04-26 | 1983-11-01 | Toshiba Corp | 薄膜半導体装置の製造方法 |
| JPS60245124A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 半導体装置の製法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408233B2 (en) | 1919-01-18 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having N-channel thin film transistor with LDD regions and P-channel thin film transistor with LDD region |
| US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
| US6743667B2 (en) | 1994-06-14 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing an active matrix type device |
| JPWO2015052991A1 (ja) * | 2013-10-09 | 2017-03-09 | シャープ株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2771812B2 (ja) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| JPS60245124A (ja) | 半導体装置の製法 | |
| JPS60245174A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| JPS60245173A (ja) | 絶縁ゲイト型半導体装置 | |
| JP3411408B2 (ja) | 半導体装置の作製方法 | |
| JPH02275641A (ja) | 半導体装置の製造方法 | |
| KR980012600A (ko) | 반도체 장치 및 박막 트랜지스터의 제조 방법 | |
| JPH02283036A (ja) | 半導体装置の製造方法 | |
| JPH01200673A (ja) | 半導体装置の製造方法 | |
| JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JP3082332B2 (ja) | 液晶パネル及びその製造方法 | |
| JP3949639B2 (ja) | 半導体装置の作製方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2004119636A (ja) | 半導体装置およびその製造方法 | |
| JPH0282519A (ja) | 固相エピタキシャル成長方法 | |
| JPH08293464A (ja) | 半導体基板及び半導体装置の製造方法 | |
| JP3460962B2 (ja) | 半導体装置の製造方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| KR20050000460A (ko) | 대면적 비정질 실리콘의 결정화 방법 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |