JPH08139331A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH08139331A JPH08139331A JP27933794A JP27933794A JPH08139331A JP H08139331 A JPH08139331 A JP H08139331A JP 27933794 A JP27933794 A JP 27933794A JP 27933794 A JP27933794 A JP 27933794A JP H08139331 A JPH08139331 A JP H08139331A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- excimer laser
- film transistor
- semiconductor thin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタの製造方法において、低温
化、短工程化を可能にすると共に、活性層の結晶粒の巨
大化を図って電気的特性の向上を図る。 【構成】 非晶質シリコン薄膜にエキシマレーザを照射
して結晶核を発生させ、続いて５５０℃〜７００℃、数
時間の固相成長を行って粒径を大きくした多結晶半導体
薄膜を得、この多結晶半導体薄膜を活性層に用いて薄膜
トランジスタを製造する。
化、短工程化を可能にすると共に、活性層の結晶粒の巨
大化を図って電気的特性の向上を図る。 【構成】 非晶質シリコン薄膜にエキシマレーザを照射
して結晶核を発生させ、続いて５５０℃〜７００℃、数
時間の固相成長を行って粒径を大きくした多結晶半導体
薄膜を得、この多結晶半導体薄膜を活性層に用いて薄膜
トランジスタを製造する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば液晶表示素子等
に用いられる薄膜トランジスタの製造方法に関する。
に用いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタは、液晶表示素子等に
応用できるため、近年盛んに研究されてきている。薄膜
トランジスタを作製するに当たって、トランジスタの活
性層には、非晶質シリコン薄膜や多結晶シリコン薄膜が
一般的に使われているが、これらの薄膜には、多くの結
晶欠陥や歪みが含まれており、リーク電流の増加やオン
電流の減少が問題となっている。従来、これらの問題を
解決するために、高温によるアニールや低温で長時間の
アニール、レーザによるアニールなどを行っている。
応用できるため、近年盛んに研究されてきている。薄膜
トランジスタを作製するに当たって、トランジスタの活
性層には、非晶質シリコン薄膜や多結晶シリコン薄膜が
一般的に使われているが、これらの薄膜には、多くの結
晶欠陥や歪みが含まれており、リーク電流の増加やオン
電流の減少が問題となっている。従来、これらの問題を
解決するために、高温によるアニールや低温で長時間の
アニール、レーザによるアニールなどを行っている。
【０００３】また、非晶質シリコン薄膜から多結晶シリ
コン薄膜への結晶成長には、固相成長やレーザアニール
が使われているが、これらは一般的に単独で使用され、
結晶成長という目的で行われる。
コン薄膜への結晶成長には、固相成長やレーザアニール
が使われているが、これらは一般的に単独で使用され、
結晶成長という目的で行われる。
【０００４】
【発明が解決しようとする課題】ところで、液晶表示素
子等の作製において、低温化、短工程作製及び性能の向
上に対応が困難になってきている。シリコン系のトラン
ジスタの電気特性は、活性層が単結晶シリコンに近づく
ほど、すなわちシリコン結晶のサイズが大きくなり、結
晶欠陥が減少するほど向上することが解っている。しか
しながら、上述した結晶成長として例えば固相成長の場
合であると、偶発的な結晶核の発生を使うために、結晶
核の個数、結晶粒の大きさの制御ができない。また、低
温作製（７００℃以下）であると、結晶成長時やプロセ
ス上の歪、結晶欠陥等を残したままになり、トランジス
タ特性の劣化につながる。
子等の作製において、低温化、短工程作製及び性能の向
上に対応が困難になってきている。シリコン系のトラン
ジスタの電気特性は、活性層が単結晶シリコンに近づく
ほど、すなわちシリコン結晶のサイズが大きくなり、結
晶欠陥が減少するほど向上することが解っている。しか
しながら、上述した結晶成長として例えば固相成長の場
合であると、偶発的な結晶核の発生を使うために、結晶
核の個数、結晶粒の大きさの制御ができない。また、低
温作製（７００℃以下）であると、結晶成長時やプロセ
ス上の歪、結晶欠陥等を残したままになり、トランジス
タ特性の劣化につながる。
【０００５】本発明は、上述の点に鑑み、結晶成長に際
しての低温化、工程時間の短縮化を可能にすると共に、
結晶粒の巨大化を図り、電気特性のよい薄膜トランジス
タを製造できるようにした薄膜トランジスタの製造方法
を提供するものである。
しての低温化、工程時間の短縮化を可能にすると共に、
結晶粒の巨大化を図り、電気特性のよい薄膜トランジス
タを製造できるようにした薄膜トランジスタの製造方法
を提供するものである。
【０００６】
【課題を解決するための手段】第１の本発明に係る薄膜
トランジスタの製造方法は、非晶質半導体薄膜２にエキ
シマレーザ３を照射して結晶核を発生させ、続いて固相
成長を行い粒径を大きくした多結晶半導体薄膜４を得、
この多結晶半導体薄膜４を活性層に用いて薄膜トランジ
スタを製造する。
トランジスタの製造方法は、非晶質半導体薄膜２にエキ
シマレーザ３を照射して結晶核を発生させ、続いて固相
成長を行い粒径を大きくした多結晶半導体薄膜４を得、
この多結晶半導体薄膜４を活性層に用いて薄膜トランジ
スタを製造する。
【０００７】第２の本発明に係る薄膜トランジスタの製
造方法は、非晶質半導体薄膜２に第１のエキシマレーザ
２６を照射して結晶核発生数を制御し、続いて第１のエ
キシマレーザ２６と同等又はそれ以上の照射エネルギー
の第２のエキシマレーザ２７を照射し、結晶成長させて
多結晶半導体薄膜４を得、この多結晶半導体薄膜４を活
性層に用いて薄膜トランジスタを製造する。
造方法は、非晶質半導体薄膜２に第１のエキシマレーザ
２６を照射して結晶核発生数を制御し、続いて第１のエ
キシマレーザ２６と同等又はそれ以上の照射エネルギー
の第２のエキシマレーザ２７を照射し、結晶成長させて
多結晶半導体薄膜４を得、この多結晶半導体薄膜４を活
性層に用いて薄膜トランジスタを製造する。
【０００８】第３の本発明に係る薄膜トランジスタの製
造方法は、第１又は第２の発明の薄膜トランジスタの製
造方法において、多結晶半導体薄膜４を得た後、エキシ
マレーザ５を照射して多結晶半導体薄膜４に残存する歪
み及び結晶欠陥を除去するようにする。
造方法は、第１又は第２の発明の薄膜トランジスタの製
造方法において、多結晶半導体薄膜４を得た後、エキシ
マレーザ５を照射して多結晶半導体薄膜４に残存する歪
み及び結晶欠陥を除去するようにする。
【０００９】
【作用】第１の本発明においては、非晶質半導体薄膜２
にエキシマレーザ３を照射することにより、非晶質半導
体薄膜２自体が昇温し、結晶核が発生する。このとき、
照射レーザ波長、照射回数、照射面積、照射エネルギー
を変えることで結晶核の発生が制御される。続く例えば
５５０℃〜７００℃の固相成長により大粒径化し、低
温、短時間で結晶粒の大きい多結晶半導体薄膜４が得ら
れる。この大粒径の多結晶半導体薄膜４を活性層に用い
ることにより、電気特性のよい薄膜トランジスタが製造
できる。
にエキシマレーザ３を照射することにより、非晶質半導
体薄膜２自体が昇温し、結晶核が発生する。このとき、
照射レーザ波長、照射回数、照射面積、照射エネルギー
を変えることで結晶核の発生が制御される。続く例えば
５５０℃〜７００℃の固相成長により大粒径化し、低
温、短時間で結晶粒の大きい多結晶半導体薄膜４が得ら
れる。この大粒径の多結晶半導体薄膜４を活性層に用い
ることにより、電気特性のよい薄膜トランジスタが製造
できる。
【００１０】第２の本発明においては、非晶質半導体薄
膜２に第１のエキシマレーザ２６を照射することによ
り、結晶核発生数を制御することができる。即ち、結晶
核発生数を制限することができる。続いて第１のエキシ
マレーザ２６と同等又はそれ以上の照射エネルギーの第
２のエキシマレーザ２７を照射することにより結晶成長
し大粒径化し、低温、短時間で結晶粒の大きい多結晶半
導体薄膜４が得られる。この大粒径の多結晶半導体薄膜
４を活性層に用いることにより、電気特性のよい薄膜ト
ランジスタが製造できる。
膜２に第１のエキシマレーザ２６を照射することによ
り、結晶核発生数を制御することができる。即ち、結晶
核発生数を制限することができる。続いて第１のエキシ
マレーザ２６と同等又はそれ以上の照射エネルギーの第
２のエキシマレーザ２７を照射することにより結晶成長
し大粒径化し、低温、短時間で結晶粒の大きい多結晶半
導体薄膜４が得られる。この大粒径の多結晶半導体薄膜
４を活性層に用いることにより、電気特性のよい薄膜ト
ランジスタが製造できる。
【００１１】第３の本発明においては、第１又は第２の
発明の製造方法において、その多結晶半導体薄膜４を得
た後にエキシマレーザ５を照射することにより、多結晶
半導体薄膜４に残存する歪み及び結晶欠陥が除去され
る。この歪、結晶欠陥が除去された多結晶半導体薄膜４
を活性層として用いることにより、更に電気特性のよい
薄膜トランジスタが製造される。
発明の製造方法において、その多結晶半導体薄膜４を得
た後にエキシマレーザ５を照射することにより、多結晶
半導体薄膜４に残存する歪み及び結晶欠陥が除去され
る。この歪、結晶欠陥が除去された多結晶半導体薄膜４
を活性層として用いることにより、更に電気特性のよい
薄膜トランジスタが製造される。
【００１２】
【実施例】以下、図面を参照して本発明による薄膜トラ
ンジスタの製造方法の実施例を説明する。実施例は液晶
表示素子の作製に適用した場合である。
ンジスタの製造方法の実施例を説明する。実施例は液晶
表示素子の作製に適用した場合である。
【００１３】図１〜図９は本発明の一実施例を示す。先
ず、図１に示すように、液晶表示素子を構成するための
一方の絶縁基板例えばガラス基板１上に膜厚１００ｎｍ
以下、本例では８０ｎｍ程度の非晶質シリコン薄膜２を
例えばプラズマＣＶＤ法又は減圧ＣＶＤ法等により成膜
する。続いて、この非晶質シリコン薄膜２にエキシマレ
ーザ３を適当なエネルギー、即ち５０ｍＪ／ｃｍ2 〜２
００ｍＪ／ｃｍ2 のエネルギーにて照射する。本例では
照射エネルギーを１７０ｍＪ／ｃｍ2 とした。エキシマ
レーザ３は、シリコンに効率的に吸収されるためにエキ
シマレーザ３の照射で非晶質シリコン薄膜２自体が昇温
し、結晶核が発生する。このとき、照射レーザ波長、照
射回数、照射面積、照射エネルギーを変えることで、結
晶核の発生数を制御する。上記照射エネルギーとして、
５０ｍＪ／ｃｍ2 より小さいと核発生及び核発生個数が
少なく、２００ｍＪ／ｃｍ2 より大きくなると核発生数
の制御がむずかしくなる。
ず、図１に示すように、液晶表示素子を構成するための
一方の絶縁基板例えばガラス基板１上に膜厚１００ｎｍ
以下、本例では８０ｎｍ程度の非晶質シリコン薄膜２を
例えばプラズマＣＶＤ法又は減圧ＣＶＤ法等により成膜
する。続いて、この非晶質シリコン薄膜２にエキシマレ
ーザ３を適当なエネルギー、即ち５０ｍＪ／ｃｍ2 〜２
００ｍＪ／ｃｍ2 のエネルギーにて照射する。本例では
照射エネルギーを１７０ｍＪ／ｃｍ2 とした。エキシマ
レーザ３は、シリコンに効率的に吸収されるためにエキ
シマレーザ３の照射で非晶質シリコン薄膜２自体が昇温
し、結晶核が発生する。このとき、照射レーザ波長、照
射回数、照射面積、照射エネルギーを変えることで、結
晶核の発生数を制御する。上記照射エネルギーとして、
５０ｍＪ／ｃｍ2 より小さいと核発生及び核発生個数が
少なく、２００ｍＪ／ｃｍ2 より大きくなると核発生数
の制御がむずかしくなる。
【００１４】次に、５５０℃〜７００℃の温度で数時間
アニール（例えば電気炉等による炉アニール）し、固相
成長を行って、図２に示すように、多結晶シリコン薄膜
４を形成する。この固相成長で１μｍ以上の大粒径化
（いわゆる巨大化）した多結晶シリコン薄膜４が得られ
る。
アニール（例えば電気炉等による炉アニール）し、固相
成長を行って、図２に示すように、多結晶シリコン薄膜
４を形成する。この固相成長で１μｍ以上の大粒径化
（いわゆる巨大化）した多結晶シリコン薄膜４が得られ
る。
【００１５】次に、図３に示すように、多結晶シリコン
薄膜４に対してエキシマレーザ５を照射し、多結晶シリ
コン薄膜４に残留している歪や結晶欠陥を除去する。エ
キシマレーザ５の照射エネルギーとしては、多結晶シリ
コン薄膜４を溶解しないエネルギーであり、例えば１０
０ｍＪ／ｃｍ2 〜２５０ｍＪ／ｃｍ2 とすることができ
る。
薄膜４に対してエキシマレーザ５を照射し、多結晶シリ
コン薄膜４に残留している歪や結晶欠陥を除去する。エ
キシマレーザ５の照射エネルギーとしては、多結晶シリ
コン薄膜４を溶解しないエネルギーであり、例えば１０
０ｍＪ／ｃｍ2 〜２５０ｍＪ／ｃｍ2 とすることができ
る。
【００１６】次に、図４に示すように、このようにして
得られた多結晶シリコン薄膜４を爾後形成される薄膜ト
ランジスタのパターンを残すように選択エッチングす
る。続いて、このパターニングされた多結晶シリコン薄
膜４の表面を含む全面にゲート絶縁膜６を被着形成す
る。即ち、例えば常圧ＣＶＤ法により膜厚６０ｎｍ程度
のシリコン酸化膜（ＳｉＯ2 膜）７を成膜し、この上に
減圧ＣＶＤ法で膜厚５０ｎｍ程度のシリコン窒化膜（Ｓ
ｉ3 Ｎ4 膜）８を成膜し、さらにこの上にＣＶＤ法によ
り膜厚１０ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）９
を成膜して３層膜構造のゲート絶縁膜６を形成する。
得られた多結晶シリコン薄膜４を爾後形成される薄膜ト
ランジスタのパターンを残すように選択エッチングす
る。続いて、このパターニングされた多結晶シリコン薄
膜４の表面を含む全面にゲート絶縁膜６を被着形成す
る。即ち、例えば常圧ＣＶＤ法により膜厚６０ｎｍ程度
のシリコン酸化膜（ＳｉＯ2 膜）７を成膜し、この上に
減圧ＣＶＤ法で膜厚５０ｎｍ程度のシリコン窒化膜（Ｓ
ｉ3 Ｎ4 膜）８を成膜し、さらにこの上にＣＶＤ法によ
り膜厚１０ｎｍ程度のシリコン酸化膜（ＳｉＯ2 膜）９
を成膜して３層膜構造のゲート絶縁膜６を形成する。
【００１７】この後、薄膜トランジスタのしきい値電圧
Ｖｔｈを制御するために、必要ならば、多結晶シリコン
薄膜４に例えばボロンイオンを１〜８×１０12ｃｍ2 程
度のドーズ量で打ち込む。
Ｖｔｈを制御するために、必要ならば、多結晶シリコン
薄膜４に例えばボロンイオンを１〜８×１０12ｃｍ2 程
度のドーズ量で打ち込む。
【００１８】次に、ゲート絶縁膜６上にゲート電極とな
る例えば膜厚３００ｎｍ程度の多結晶シリコン膜を形成
する。この多結晶シリコン膜は、低抵抗にする必要があ
るため、例えば燐をドープして抵抗を下げる。その後、
図５に示すように、この多結晶シリコン膜を選択エッチ
ングによりパターニングしてゲート電極１１を形成す
る。更にゲート絶縁膜６を構成するうちのシリコン酸化
膜９及びシリコン窒化膜８を選択エッチングによりパタ
ーニングする。
る例えば膜厚３００ｎｍ程度の多結晶シリコン膜を形成
する。この多結晶シリコン膜は、低抵抗にする必要があ
るため、例えば燐をドープして抵抗を下げる。その後、
図５に示すように、この多結晶シリコン膜を選択エッチ
ングによりパターニングしてゲート電極１１を形成す
る。更にゲート絶縁膜６を構成するうちのシリコン酸化
膜９及びシリコン窒化膜８を選択エッチングによりパタ
ーニングする。
【００１９】次に、図６に示すように、薄膜トランジス
タのソース領域及びドレイン領域を形成するために、レ
ジストマスク１２を介してゲート電極１１以外の部分に
例えば砒素イオン（Ａｓ+ ）を２×１０14〜１×１０15
ｃｍ2 程度のドーズ量でイオン注入し、活性化させてソ
ース領域１３及びドレイン領域１４を形成する。
タのソース領域及びドレイン領域を形成するために、レ
ジストマスク１２を介してゲート電極１１以外の部分に
例えば砒素イオン（Ａｓ+ ）を２×１０14〜１×１０15
ｃｍ2 程度のドーズ量でイオン注入し、活性化させてソ
ース領域１３及びドレイン領域１４を形成する。
【００２０】次に、図７に示すように、電極の保護及び
絶縁するための膜厚５００ｎｍ程度の例えばＳｉＯ2 に
よる層間絶縁膜１６を形成する。この層間絶縁膜１６の
ＳｉＯ2 膜に必要ならば、燐，砒素，鉛，アンチモン，
ほう素等を含有させる。この層間絶縁膜１６にソース領
域１３又はドレイン領域１４のいずれか一方、本例では
ソース領域１３が臨むコンタクトホール１７を形成す
る。
絶縁するための膜厚５００ｎｍ程度の例えばＳｉＯ2 に
よる層間絶縁膜１６を形成する。この層間絶縁膜１６の
ＳｉＯ2 膜に必要ならば、燐，砒素，鉛，アンチモン，
ほう素等を含有させる。この層間絶縁膜１６にソース領
域１３又はドレイン領域１４のいずれか一方、本例では
ソース領域１３が臨むコンタクトホール１７を形成す
る。
【００２１】次に、図８に示すように、コンタクトホー
ル１７を含んで例えば膜厚３００ｎｍ程度のＡｌ膜を形
成し、このＡｌ膜を選択エッチングによりパターニング
して、ソース領域１３に接続したＡｌ膜による信号線１
８を形成する。この信号線１８を絶縁隔離するために例
えばＳｉＯ2 系の層間絶縁膜１９を膜厚が５００ｎｍ程
度となるように形成する。このＳｉＯ2 系の層間絶縁膜
１９には、必要ならば燐を０〜８ｗｔ％，砒素，鉛，ア
ンチモン，ほう素等を含有させることができる。
ル１７を含んで例えば膜厚３００ｎｍ程度のＡｌ膜を形
成し、このＡｌ膜を選択エッチングによりパターニング
して、ソース領域１３に接続したＡｌ膜による信号線１
８を形成する。この信号線１８を絶縁隔離するために例
えばＳｉＯ2 系の層間絶縁膜１９を膜厚が５００ｎｍ程
度となるように形成する。このＳｉＯ2 系の層間絶縁膜
１９には、必要ならば燐を０〜８ｗｔ％，砒素，鉛，ア
ンチモン，ほう素等を含有させることができる。
【００２２】次に、図９に示すように、水素成分の外部
拡散防止膜として、例えばプラズマＳｉＮ膜，プラズマ
ＳｉＯ2 膜，Ａｌ膜，Ｔｉ膜又はＴａ膜等を成膜する。
本例では、図９に示すように、層間絶縁膜１９上に例え
ば膜厚５００ｎｍ程度のプラズマ窒化シリコン膜２０を
成膜する。ここで２５０℃〜５００℃にてＮ2 アニール
処理を行い、水素化を促進させる。
拡散防止膜として、例えばプラズマＳｉＮ膜，プラズマ
ＳｉＯ2 膜，Ａｌ膜，Ｔｉ膜又はＴａ膜等を成膜する。
本例では、図９に示すように、層間絶縁膜１９上に例え
ば膜厚５００ｎｍ程度のプラズマ窒化シリコン膜２０を
成膜する。ここで２５０℃〜５００℃にてＮ2 アニール
処理を行い、水素化を促進させる。
【００２３】次いで、ドレイン領域１４又はソース領域
１３、本例ではドレイン領域１４が臨むようにコンタク
トホール２２を形成する。また、画素電極２３が形成さ
れる領域上のプラズマ窒化シリコン膜２０は選択的にエ
ッチング除去される。これは画素部での光透過率を高め
るためである。次いで、コンタクトホール２２を含んで
透明電極であるＩＴＯ（酸化インジウム錫）薄膜を例え
ば膜厚１００ｎｍ程度となるように形成し、パターニン
グしてドレイン領域１４に接続されたＩＴＯ薄膜による
画素電極２３を形成する。このようにして、薄膜トラン
ジスタＴｒ及び画素電極２３が形成されたいわゆるＴＦ
Ｔ基板２４を得る。
１３、本例ではドレイン領域１４が臨むようにコンタク
トホール２２を形成する。また、画素電極２３が形成さ
れる領域上のプラズマ窒化シリコン膜２０は選択的にエ
ッチング除去される。これは画素部での光透過率を高め
るためである。次いで、コンタクトホール２２を含んで
透明電極であるＩＴＯ（酸化インジウム錫）薄膜を例え
ば膜厚１００ｎｍ程度となるように形成し、パターニン
グしてドレイン領域１４に接続されたＩＴＯ薄膜による
画素電極２３を形成する。このようにして、薄膜トラン
ジスタＴｒ及び画素電極２３が形成されたいわゆるＴＦ
Ｔ基板２４を得る。
【００２４】上述の薄膜トランジスタＴｒの製造方法に
よれば、非晶質シリコン薄膜２に対して、エキシマレー
ザ３を照射することにより、結晶核を発生させることが
でき、その際、照射レーザ波長，照射回数，照射面積照
射エネルギーを制御することにより結晶核発生数を制御
することができる。その後、５５０℃〜７００℃の固相
成長を行うことにより結晶粒径の大きな多結晶シリコン
膜４を形成することができる。即ち、従来に比して低
温，短時間で結晶粒径の大きな、従って結晶粒数の少な
い多結晶シリコン膜４を形成することができる。
よれば、非晶質シリコン薄膜２に対して、エキシマレー
ザ３を照射することにより、結晶核を発生させることが
でき、その際、照射レーザ波長，照射回数，照射面積照
射エネルギーを制御することにより結晶核発生数を制御
することができる。その後、５５０℃〜７００℃の固相
成長を行うことにより結晶粒径の大きな多結晶シリコン
膜４を形成することができる。即ち、従来に比して低
温，短時間で結晶粒径の大きな、従って結晶粒数の少な
い多結晶シリコン膜４を形成することができる。
【００２５】この多結晶シリコン膜４を薄膜トランジス
タＴｒの活性層に用いることにより、リーク電流を低減
し、オン電流を増加する等、薄膜トランジスタの電気特
性を向上することができる。
タＴｒの活性層に用いることにより、リーク電流を低減
し、オン電流を増加する等、薄膜トランジスタの電気特
性を向上することができる。
【００２６】さらに、非晶質シリコン膜２を固相成長に
より多結晶シリコン膜４へ結晶化させた後、エキシマレ
ーザ５を照射することにより、多結晶シリコン薄膜４に
残留している歪み、結晶欠陥等が除去され、さらにトラ
ンジスタ特性を向上することができ、高性能の薄膜トラ
ンジスタが得られる。
より多結晶シリコン膜４へ結晶化させた後、エキシマレ
ーザ５を照射することにより、多結晶シリコン薄膜４に
残留している歪み、結晶欠陥等が除去され、さらにトラ
ンジスタ特性を向上することができ、高性能の薄膜トラ
ンジスタが得られる。
【００２７】また、エキシマレーザは、シリコンに効率
良く吸収されるために、ガラス基板１を加熱せずに活性
層のシリコン薄膜をアニールでき、基板１の選択の自由
度が広がり、液晶表示素子の作製に応用した場合、大形
基板上に駆動回路を作製する際に有利となる。
良く吸収されるために、ガラス基板１を加熱せずに活性
層のシリコン薄膜をアニールでき、基板１の選択の自由
度が広がり、液晶表示素子の作製に応用した場合、大形
基板上に駆動回路を作製する際に有利となる。
【００２８】図１０〜図１３は本発明の他の実施例を示
す。本例は、図１０に示すように、液晶表示素子を形成
するための一方の絶縁基板例えばガラス基板１上に、膜
厚１００ｎｍ以下、本例では８０ｎｍ程度の非晶質シリ
コン薄膜２を例えばプラズマＣＶＤ法又は減圧ＣＶＤ法
等により成膜する。そして、この非晶質シリコン薄膜２
にエキシマレーザ２６を照射し、結晶核を発生させる。
このエキシマレーザ２６は、弱い照射エネルギー、例え
ば照射エネルギー５０ｍＪ／ｃｍ2 〜２００ｍＪ／ｃｍ
2 で照射し、結晶核発生数を制御する。照射エネルギー
が５０ｍＪ／ｃｍ2 より小さいと、シリコン薄膜２の昇
温だけに寄与し、核発生及び核発生個数が少なく、次の
エキシマレーザ２７の照射でも核発生が起こり、全体的
に微結晶化してしまう。また、照射エネルギーが２００
ｍＪ／ｃｍ2 より大きくなると、結晶核発生数の制御が
きかずシリコン薄膜２の全体がレーザ照射のみで完全結
晶化してしまう。
す。本例は、図１０に示すように、液晶表示素子を形成
するための一方の絶縁基板例えばガラス基板１上に、膜
厚１００ｎｍ以下、本例では８０ｎｍ程度の非晶質シリ
コン薄膜２を例えばプラズマＣＶＤ法又は減圧ＣＶＤ法
等により成膜する。そして、この非晶質シリコン薄膜２
にエキシマレーザ２６を照射し、結晶核を発生させる。
このエキシマレーザ２６は、弱い照射エネルギー、例え
ば照射エネルギー５０ｍＪ／ｃｍ2 〜２００ｍＪ／ｃｍ
2 で照射し、結晶核発生数を制御する。照射エネルギー
が５０ｍＪ／ｃｍ2 より小さいと、シリコン薄膜２の昇
温だけに寄与し、核発生及び核発生個数が少なく、次の
エキシマレーザ２７の照射でも核発生が起こり、全体的
に微結晶化してしまう。また、照射エネルギーが２００
ｍＪ／ｃｍ2 より大きくなると、結晶核発生数の制御が
きかずシリコン薄膜２の全体がレーザ照射のみで完全結
晶化してしまう。
【００２９】続いて、図１１に示すように、エキシマレ
ーザ２６の照射エネルギーと同等又はそれ以上の照射エ
ネルギーのエキシマレーザ２７を照射して結晶成長し、
結晶粒径の大きい多結晶シリコン薄膜４を形成する。結
晶核の発生数が制限されるので、結晶粒数が制限され、
結晶粒径の大きい多結晶シリコン薄膜４が得られる。
ーザ２６の照射エネルギーと同等又はそれ以上の照射エ
ネルギーのエキシマレーザ２７を照射して結晶成長し、
結晶粒径の大きい多結晶シリコン薄膜４を形成する。結
晶核の発生数が制限されるので、結晶粒数が制限され、
結晶粒径の大きい多結晶シリコン薄膜４が得られる。
【００３０】次に、図１２に示すように、多結晶シリコ
ン薄膜４に対してエキシマレーザ５を照射し、多結晶シ
リコン薄膜４に残留している歪み、結晶欠陥を除去す
る。このときのエキシマレーザ５の照射エネルギーは、
上記２度目のエキシマレーザ２７の照射エネルギーを越
えないエネルギーであり、また多結晶シリコン薄膜４を
溶解しないエネルギーであり、前述と同様に１００ｍＪ
／ｃｍ2 〜２５０ｍＪ／ｃｍ2 とすることができる。
ン薄膜４に対してエキシマレーザ５を照射し、多結晶シ
リコン薄膜４に残留している歪み、結晶欠陥を除去す
る。このときのエキシマレーザ５の照射エネルギーは、
上記２度目のエキシマレーザ２７の照射エネルギーを越
えないエネルギーであり、また多結晶シリコン薄膜４を
溶解しないエネルギーであり、前述と同様に１００ｍＪ
／ｃｍ2 〜２５０ｍＪ／ｃｍ2 とすることができる。
【００３１】これ以後は、この多結晶シリコン薄膜４を
薄膜トランジスタの活性層として用い、図示せざるも前
述の図４〜図９と同様の工程を経て、最終的に図１３に
示すように、基板１上に薄膜トランジスタＴｒと画素電
極２３を形成したＴＦＴ基板２４を得る。なお、図１３
において、図９と対応する部分には同一符号を付して重
複説明を省略する。
薄膜トランジスタの活性層として用い、図示せざるも前
述の図４〜図９と同様の工程を経て、最終的に図１３に
示すように、基板１上に薄膜トランジスタＴｒと画素電
極２３を形成したＴＦＴ基板２４を得る。なお、図１３
において、図９と対応する部分には同一符号を付して重
複説明を省略する。
【００３２】この実施例の薄膜トランジスタＴｒの製造
方法によれば、非晶質シリコン薄膜２に対して照射エネ
ルギー５０ｍＪ／ｃｍ2 〜２００ｍＪ／ｃｍ2 のエキシ
マレーザ２６を照射し、結晶核発生数を制御した後、こ
のエキシマレーザ２６と同等又はそれ以上の照射エネル
ギーのエキシマレーザ２７を照射して結晶成長させるこ
とにより、結晶粒径の大きい多結晶シリコン薄膜４を形
成することができる。この多結晶シリコン薄膜４を薄膜
トランジスタＴｒの活性層に用いることにより、リーク
電流を低減し、オン電流を増加する等、薄膜トランジス
タの電気特性を向上することができる。
方法によれば、非晶質シリコン薄膜２に対して照射エネ
ルギー５０ｍＪ／ｃｍ2 〜２００ｍＪ／ｃｍ2 のエキシ
マレーザ２６を照射し、結晶核発生数を制御した後、こ
のエキシマレーザ２６と同等又はそれ以上の照射エネル
ギーのエキシマレーザ２７を照射して結晶成長させるこ
とにより、結晶粒径の大きい多結晶シリコン薄膜４を形
成することができる。この多結晶シリコン薄膜４を薄膜
トランジスタＴｒの活性層に用いることにより、リーク
電流を低減し、オン電流を増加する等、薄膜トランジス
タの電気特性を向上することができる。
【００３３】さらに、得られた多結晶シリコン薄膜４に
エキシマレーザ５を照射することにより、多結晶シリコ
ン薄膜４に残留している歪み、結晶欠陥等を除去するこ
とができ、更なる電気特性の向上が得られる。
エキシマレーザ５を照射することにより、多結晶シリコ
ン薄膜４に残留している歪み、結晶欠陥等を除去するこ
とができ、更なる電気特性の向上が得られる。
【００３４】この実施例においても、エキシマレーザ２
６，２７の照射で結晶核発生及び結晶成長を行うので、
処理時間が短く、例えば１枚当たり５分程度、２５枚で
２時間であり（従来の固相成長で２０時間程度）、また
低温において、結晶粒の大きな多結晶シリコン薄膜が得
られることから、基板１に熱的影響を与えることがな
く、基板の選択の自由度が上がり、例えば液晶表示素子
の作製に適用して好適である。
６，２７の照射で結晶核発生及び結晶成長を行うので、
処理時間が短く、例えば１枚当たり５分程度、２５枚で
２時間であり（従来の固相成長で２０時間程度）、また
低温において、結晶粒の大きな多結晶シリコン薄膜が得
られることから、基板１に熱的影響を与えることがな
く、基板の選択の自由度が上がり、例えば液晶表示素子
の作製に適用して好適である。
【００３５】上述した各実施例におけるエキシマレーザ
３，５，２６，２７の照射エネルギーは、シリコン薄膜
の膜厚が１００ｎｍ以下、５０ｎｍ程度も可の場合であ
るが、この膜厚が厚くなれば照射エネルギーは増加す
る。
３，５，２６，２７の照射エネルギーは、シリコン薄膜
の膜厚が１００ｎｍ以下、５０ｎｍ程度も可の場合であ
るが、この膜厚が厚くなれば照射エネルギーは増加す
る。
【００３６】尚、上例では液晶表示素子に用いる薄膜ト
ランジスタに適用したが、その他の薄膜トランジスタの
製造にも適用できることは勿論である。
ランジスタに適用したが、その他の薄膜トランジスタの
製造にも適用できることは勿論である。
【００３７】
【発明の効果】第１の本発明によれば、非晶質半導体薄
膜にエキシマレーザを照射し結晶核を発生させ、続いて
固相成長を行うことにより、７００℃以下の低温、短時
間で結晶粒径の大きい多結晶半導体薄膜を形成すること
ができる。この多結晶半導体薄膜を薄膜トランジスタの
活性層に用いることにより、リーク電流を低減し、オン
電流を増加する等、電気特性に優れた薄膜トランジスタ
を製造することができる。工程の低温化によって、基板
上に薄膜トランジスタを作製する場合、基板が熱的影響
（変形，反り等）を受けないので、基板の選択の自由度
が広がり、例えば液晶表示素子の作製等に応用して好適
ならしめる。
膜にエキシマレーザを照射し結晶核を発生させ、続いて
固相成長を行うことにより、７００℃以下の低温、短時
間で結晶粒径の大きい多結晶半導体薄膜を形成すること
ができる。この多結晶半導体薄膜を薄膜トランジスタの
活性層に用いることにより、リーク電流を低減し、オン
電流を増加する等、電気特性に優れた薄膜トランジスタ
を製造することができる。工程の低温化によって、基板
上に薄膜トランジスタを作製する場合、基板が熱的影響
（変形，反り等）を受けないので、基板の選択の自由度
が広がり、例えば液晶表示素子の作製等に応用して好適
ならしめる。
【００３８】第２の本発明によれば、非晶質半導体薄膜
に第１のエキシマレーザを照射して結晶核発生数を制御
し、続けて第１のエキシマレーザと同等又はそれ以上の
照射エネルギーの第２のエキシマレーザを照射して結晶
成長させることにより、基板を加熱せずに、短時間で結
晶粒径の大きい多結晶半導体薄膜を形成することができ
る。この多結晶半導体薄膜を薄膜トランジスタの活性層
に用いることにより、リーク電流を低減し、オン電流を
増加する等、電気特性に優れた薄膜トランジスタを形成
することができる。エキシマレーザは半導体に効率良く
吸収されるので、基板を加熱せずに多結晶半導体薄膜の
形成ができ、基板の選択に自由度が広がり、例えば液晶
表示素子の作製等に応用して好適ならしめる。
に第１のエキシマレーザを照射して結晶核発生数を制御
し、続けて第１のエキシマレーザと同等又はそれ以上の
照射エネルギーの第２のエキシマレーザを照射して結晶
成長させることにより、基板を加熱せずに、短時間で結
晶粒径の大きい多結晶半導体薄膜を形成することができ
る。この多結晶半導体薄膜を薄膜トランジスタの活性層
に用いることにより、リーク電流を低減し、オン電流を
増加する等、電気特性に優れた薄膜トランジスタを形成
することができる。エキシマレーザは半導体に効率良く
吸収されるので、基板を加熱せずに多結晶半導体薄膜の
形成ができ、基板の選択に自由度が広がり、例えば液晶
表示素子の作製等に応用して好適ならしめる。
【００３９】第３の本発明によれば、第１又は第２の発
明の製法において、多結晶半導体薄膜を得た後、さらに
エキシマレーザを照射して多結晶半導体薄膜に残留して
いる結晶内部の結晶欠陥、歪みを除去することができ、
薄膜トランジスタにおける電気特性を更に向上すること
ができる。
明の製法において、多結晶半導体薄膜を得た後、さらに
エキシマレーザを照射して多結晶半導体薄膜に残留して
いる結晶内部の結晶欠陥、歪みを除去することができ、
薄膜トランジスタにおける電気特性を更に向上すること
ができる。
【図１】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その１）である。
例を示す製造工程図（その１）である。
【図２】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その２）である。
例を示す製造工程図（その２）である。
【図３】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その３）である。
例を示す製造工程図（その３）である。
【図４】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その４）である。
例を示す製造工程図（その４）である。
【図５】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その５）である。
例を示す製造工程図（その５）である。
【図６】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その６）である。
例を示す製造工程図（その６）である。
【図７】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その７）である。
例を示す製造工程図（その７）である。
【図８】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その８）である。
例を示す製造工程図（その８）である。
【図９】本発明に係る薄膜トランジスタの製造方法の一
例を示す製造工程図（その９）である。
例を示す製造工程図（その９）である。
【図１０】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図（その１）である。
他の例を示す製造工程図（その１）である。
【図１１】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図（その２）である。
他の例を示す製造工程図（その２）である。
【図１２】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図（その３）である。
他の例を示す製造工程図（その３）である。
【図１３】本発明に係る薄膜トランジスタの製造方法の
他の例を示す製造工程図（その４）である。
他の例を示す製造工程図（その４）である。
１ 絶縁基板 ２ 非晶質シリコン薄膜 ３ エキシマレーザ ４ 多結晶シリコン薄膜 ５ エキシマレーザ ６ ゲート絶縁膜 ７ ＳｉＯ2 膜 ８ Ｓｉ3 Ｎ4 膜 ９ ＳｉＯ2 膜 １１ ゲート電極 １２ レジストマスク １３ ソース領域 １４ ドレイン領域 １８ Ａｌ信号線 ２３ 画素電極 Ｔｒ 薄膜トランジスタ ２６ エキシマレーザ
Claims (3)
- 【請求項１】 非晶質半導体薄膜にエキシマレーザを照
射して結晶核を発生させ、続いて固相成長を行い粒径を
大きくした多結晶半導体薄膜を得、該多結晶半導体薄膜
を活性層に用いることを特徴とする薄膜トランジスタの
製造方法。 - 【請求項２】 非晶質半導体薄膜に第１のエキシマレー
ザを照射して結晶核発生数を制御し、続いて前記第１の
エキシマレーザと同等又はそれ以上の照射エネルギーの
第２のエキシマレーザを照射し結晶成長させて多結晶半
導体薄膜を得、該多結晶半導体薄膜を活性層に用いるこ
とを特徴とする薄膜トランジスタの製造方法。 - 【請求項３】 前記多結晶半導体薄膜を得た後、エキシ
マレーザを照射して多結晶半導体薄膜に残存する歪み及
び結晶欠陥を除去することを特徴とする請求項１又は２
に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27933794A JPH08139331A (ja) | 1994-11-14 | 1994-11-14 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27933794A JPH08139331A (ja) | 1994-11-14 | 1994-11-14 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139331A true JPH08139331A (ja) | 1996-05-31 |
Family
ID=17609780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27933794A Pending JPH08139331A (ja) | 1994-11-14 | 1994-11-14 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139331A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163165A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| JP2008522404A (ja) * | 2004-11-24 | 2008-06-26 | ナノシス・インク． | ナノワイヤ薄膜のためのコンタクトドーピングおよびアニール用システムならびにプロセス |
| JP2010103485A (ja) * | 2008-09-24 | 2010-05-06 | Sony Corp | 半導体装置、半導体製造方法、半導体製造装置および表示装置 |
| US7723167B2 (en) | 2006-02-06 | 2010-05-25 | Fujifilm Corporation | Process and system for laser annealing and laser-annealed semiconductor film |
| US7838397B2 (en) | 2006-02-06 | 2010-11-23 | Fujifilm Corporation | Process and system for laser annealing and laser-annealed semiconductor film |
-
1994
- 1994-11-14 JP JP27933794A patent/JPH08139331A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003163165A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| JP2008522404A (ja) * | 2004-11-24 | 2008-06-26 | ナノシス・インク． | ナノワイヤ薄膜のためのコンタクトドーピングおよびアニール用システムならびにプロセス |
| US7723167B2 (en) | 2006-02-06 | 2010-05-25 | Fujifilm Corporation | Process and system for laser annealing and laser-annealed semiconductor film |
| US7838397B2 (en) | 2006-02-06 | 2010-11-23 | Fujifilm Corporation | Process and system for laser annealing and laser-annealed semiconductor film |
| JP2010103485A (ja) * | 2008-09-24 | 2010-05-06 | Sony Corp | 半導体装置、半導体製造方法、半導体製造装置および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3254072B2 (ja) | 半導体装置の作製方法 | |
| CN100378994C (zh) | 一种半导体器件的制造方法 | |
| JP3869189B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2623276B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH06232069A (ja) | 半導体装置の作製方法 | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| JP2008252108A (ja) | 半導体装置 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH05206468A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH07131034A (ja) | 半導体装置の作製方法 | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP3110792B2 (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2002280304A (ja) | 半導体装置の製造方法 | |
| JP3361670B2 (ja) | 半導体装置およびその製造方法 | |
| JP3404928B2 (ja) | 薄膜集積回路の製造方法 | |
| JPH09330879A (ja) | 多結晶シリコンの製造方法 | |
| JPH06333827A (ja) | 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JPH10163112A (ja) | 半導体装置の製造方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 |