JPH01200715A - コンパレータ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は、コンパレータ回路の応答時間測定等における
バイアス電圧をディジタル制御によって設定するコンパ
レータ回路に関し、 コンパレータ回路の応答時間測定におけるバイアス電圧
をディジタル手段によって設定する方法を提供すること
を目的とし、 コンパレータ回路の１つの比較入力端子に基準信号を入
力し、他の比較入力端子の電圧を変化させて、前記基準
信号と該コンパレータ回路の出力との時間差分を測定す
るコンパレータ回路の測定回路における前記他の比較入
力端子に、入力電圧をディジタル制御信号によって制御
して出力するＤＡコンバータの出力端子を接続して構成
する。

〔産業上の利用分野〕

本発明は、コンパレータ回路の応答時間測定等を行う場
合に、バイアス電圧をディジタル制御によって設定する
ようにしたコンパレータ回路に関するものである。

コンパレータ回路の入力信号に対する出力信ぢの遅れ、
即ち応答時間は他の回路と組み合わせて装置構成するた
めの重要な要件となり、その測定のために容易にバイア
スを選択して設定する回路が要望されている。

〔従来の技術〕

第４図は従来のコンパレータ回路の応答時間測定回路図
を示す。

第４図において、バイアス電源電圧■６を分圧抵抗Ｒ１
，Ｒ２で分圧して、所定の電位■４を被試験コンパレー
タ回路１のＰ点に印加する。

この電圧ｖＡは、 ＶＡ　＝ＶＢ　　−Ｒ＋　／　（Ｒ１＋Ｒ２）となる。

この値は入力オフセソト電圧の補正値とオーバドライブ
量を加えたものとする。

そして、例えば、基準信号Ｖ　１　Ｎが分圧抵抗Ｒ３、
Ｒ４で分割され、コンパレータ回路１の人力Ｑ点におい
て、第２図のように、０■を「１」レベルとし、−１０
０ｍＶを「０」レベルとする信号とする（Ｐ点電圧が一
２０ｍＶであれば、オーバドライブ量２０ｍＶ）。

基準信号Ｖｌ１１を人力した時の被試験コンパレータ回
路１の出力信号■。、１を測定して、基準信号ＶＩＮの
Ｑ点大力信号の５０％波高値と、出力信号ＶＯＩＩＴの
閾値レベルＶい、即ちＰ点の電圧レベルにおける信号の
立ち上がり時間の差ｔｐＬｌＩ、立ち下がり時間の差乞
い、Ｌ、即ち、入力信号に対する応答時間を測定する。

〔発明が解決しようとする課題〕

この応答時間の測定において、オーバドライブ量によっ
て応答時間がどう変化するかが重要で、そのためには、
Ｐ点の電圧レベルを変化させるか、バイアス電源電圧Ｖ
ｎか分圧抵抗比を変える。

通常、バイアス電源電圧■８を変化させるが、そのため
には、バイアス電源電圧ＶＢを手動で変化させていた。

しかし、このような電圧調整は精密なレベル設定が困難
で、多数の試験を行うためには極めて煩わしく、迅速な
設定が難しい。

本発明はこのような点に鑑みて創作されたものであって
、コンパレータ回路の応答時間測定におけるバイアス電
圧をディジタル手段によって設定する方法を提供するこ
とを目的としている。

〔課題を解決するための手段〕

上記した目的を達成するため、コンパレータのバイアス
電圧入力端子にＤＡコンノ＼−タ（ディジタル・アナロ
グコンバータ）の出力端子を接続し、ＤＡコンバータの
入力に接続された電圧をディジタル制御信号によって制
御してコンパレータ回路の入力端子に所望するバイアス
電圧を設定するよう回路構成する。

〔作　用〕

基準電圧に接続されたＤＡコンノ＼−夕は、所定のビッ
トで構成されたディジタル信号を制御端子に入力するこ
とによって、そのディジタルデータに応じた電圧を出力
する。

従って、ディジタルデータの値によって所望の精度のバ
イアス電圧の設定が可能で、しかも迅速な設定が可能に
なる。

〔実施例〕

第１図は本発明のコンパレータ回路の一実施例の構成を
示すブロック図である。

基準信号がＲ３とＲ４からなる分圧回路を経て被試験コ
ンパレータ回路１の十入力端子（非反転入力端子）に入
力する。

一方、基準電圧Ｖ　ｒＧｆが入力整合抵抗Ｒ１を介し７
て６ビソト制御入力の電圧出力型ＤＡコンバータ２に入
力する。

このＤＡコンバータ２は、ディジタル入力ヒツトのすべ
てが「０」の時、その出力電圧は０■に、また、入力が
すべて「１」になった時、出力電圧はは、Ｖｒｅｒ　　
（６３／６４）の電圧となる。

つまり基準電圧Ｖ　ｒａｔをディジタル制御入力の表示
値と最大表示数との比に分割して、コンパレ−タ回路の
一入力端子（反転入力端子）に印加する。

これによってＰ点の電位を任意の値に設定することがで
きる。

即ち、ディジタル制御人力によってバイアス電圧を任意
に設定できること意味する。

なお、設定電圧はディジタル入力のヒソ１〜数を増やす
ことによってさらに精密な電圧設定ができるのは明白で
ある。

第３図は多数のコンパレータ回路を設置して基準信号Ｖ
ＩＮをコンパレータ回路１０，１１．．１２で比較して
■。ＵＴ　　１，２．３として出力する回路である。

それぞれのコンパレータのバイアス電圧、即ち　　１Ｐ
点の電圧が１０数ｍＶの場合、入力オフセ・７ト電圧の
補正が必要となり、コンパレータ回路のオーバドライブ
量が遅延時間にも影響するので、ＤＡコンバータ１０．
１１．１２によってバイアス電圧の調整を行うようにし
た例である。

〔発明の効果〕

以上述べてきたように、本発明によれば、コン　　−パ
レータ回路の入力トフセソト電圧の補正やオーバドライ
ブ量をディジタル信号によって行うことができるので基
準電圧の精度や分圧抵抗の値の精度はそれぼど必要でな
く、ＤＡコンバータによるディジタル信号によって容易
に補償することができる。

また、所定基準電圧に対して各コンパレータの補正量を
メモリ素子に記憶しておけば、補正のための再調整は不
要となる。　　□ このように本発明は、工業的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のコンパレータ回路の一実施例の構成を
示すブロック図、 第２図は入出力波形図、 第３図はコンパレータ回路の多設図である。 第４図は従来のコンパレータ回路の応答時間側定回路図
を示す。 図において、 ■はコンパレータ回路、 ２はＤＡコンバータ、 ＶＩＮは基準信号、 ＶＯＬＩＴ出力電圧、 Ｖ　ｒＱｆ基準電圧である。 〉 第１図 入±７Ｊｊｌ形（２） 第２図 ＯＶ　　　ＯＶ

Claims (1)

【特許請求の範囲】
1. コンパレータ回路（１）の１つの比較入力端子に基準信
   号（Ｖ＿Ｉ＿Ｎ）を入力し、他の比較入力端子の電圧を
   変化させて、前記基準信号と該コンパレータ回路の出力
   （Ｖ＿Ｏ＿Ｕ＿Ｔ）との時間差分を測定するコンパレー
   タ回路（１）の測定回路における前記他の比較入力端子
   に、入力電圧をディジタル制御信号によって制御して出
   力するＤＡコンバータ（２）の出力端子を接続し、該Ｄ
   Ａコンバータ（２）に入力する基準電圧（Ｖ＿ｒ＿ｅ＿
   ｆ）をディジタル制御信号によって制御し、前記コンパ
   レータ回路（１）の前記他の入力端子に所望する電圧を
   設定することを特徴とするコンパレータ回路