JPH0525372U - 模擬抵抗回路 - Google Patents

Abstract

(57)【要約】 【目的】 被試験計器に試験のため実際の抵抗を接続し
なくともそれと同様の効果を得ることができる模擬抵抗
回路を実現する。 【構成】 回路出力端子間の電圧及び電流を出力する電
圧・電流出力手段（1,10）と、該電圧・電流出力手段か
らの電圧及び電流が導かれて見掛け上の抵抗値に相当す
る電圧値を出力する除算手段（2,20）と、該除算手段か
らの電圧値とリファレンスとして要求される必要な抵抗
値に相当する電圧値とを入力して前記電圧・電流出力手
段からの電流出力を制御して前記除算手段の電圧値とリ
ファレンスとして要求される必要な抵抗値に相当する電
圧値とを等しくなるようにして結果として前記回路出力
端子間に前記被試験計器に必要な模擬抵抗値を形成させ
る模擬抵抗形成手段（3,30）と、で構成した模擬抵抗回
路。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、抵抗入力を必要する即ち抵抗入力によって作動するような計器（例 えば航空計器）等の被試験計器にあって、試験時に実際に抵抗を接続しなくとも この抵抗に代り得る試験抵抗を電圧変化によって模擬的に作って前記被試験計器 に接続・供給するようにした装置即ち模擬抵抗回路に関するものである。

【０００２】

【従来の技術】

従来の技術を図５（従来の技術の説明に供する図）に示す。

【０００３】 従来、抵抗出力が必要な場合にあっては、前記被試験計器に、実際にその抵抗 を接続するようにしていた。このとき、複数の抵抗が必要な場合は、その必要数 だけを確保する必要がある。この場合は、図５に示すように、被試験計器におけ るブリッジ回路Ｍに、複数の固定抵抗ｒ1 〜ｒn を切替スイッチＳＷを介して切 替可能に形成した模擬抵抗回路を接続する構造がとられていた。そして、試験ポ イントにおいて、切替スイッチＳＷを切替ながら、固定抵抗を選択し、ブリッジ 回路Ｍと模擬抵抗回路の切替接続された固定抵抗（ｒ1 ，…）とによって１回路 が形成される。結果として、抵抗バランスによるブリッジ回路ＭのコイルＬに流 れる電流値変化に対応して図示しない計器のメ―タの降れを確認することで、指 示試験を行なう。

【０００４】

【考案が解決しようとする課題】

この従来の技術にあっては、前記模擬抵抗回路について、前記被試験計器の試 験ポイントが多い場合は、数種の固定抵抗が必要となり、構造上（スペ―ス上） 或は経年変化による抵抗値の誤差等、幾つかの問題点があった。

【０００５】 本考案は、従来の技術の有するこのような問題点に鑑みてなされたものであり 、その目的とするところは、被試験計器に抵抗出力が必要な場合に、実際に当該 被試験計器にこの抵抗を接続しなくとも、抵抗を接続したのと同様の模擬動作試 験をさせることができる、スペ―ス上の問題や経年変化による誤差等の問題のな い回路構成を実現した模擬抵抗回路を提供するものである。

【０００６】 更に又、本考案の目的とするところは、被試験計器に抵抗出力が必要な場合に 、電圧を制御することにより実際に抵抗を接続しているのと同様の動作をさせる ことができる模擬抵抗回路を提供するものである。

【０００７】

【課題を解決するための手段】

上記目的を達成するために、本考案は、被試験計器を回路出力端子に接続して 前記被試験計器に必要な模擬抵抗値を供給してチェックするようにした回路にお いて、その回路構成を、前記回路出力端子間の電圧及び電流を出力する電圧・電 流出力手段（1,10）と、該電圧・電流出力手段からの電圧及び電流が導かれて見 掛け上の抵抗値に相当する電圧値を出力する除算手段（2,20）と、該除算手段か らの電圧値とリファレンスとして要求される必要な抵抗値に相当する電圧値とを 入力して前記電圧・電流出力手段からの電流出力を制御して前記除算手段の電圧 値とリファレンスとして要求される必要な抵抗値に相当する電圧値とを等しくな るようにして結果として前記回路出力端子間に前記被試験計器に必要な模擬抵抗 値を形成させる模擬抵抗形成手段（3,30）と、で構成したことを特徴とするもの である。

【０００８】

【作用】

回路出力端子間の電圧及び電流を出力する電圧・電流出力手段としては、例え ば、被試験計器に接続する回路出力端子間の電圧を検出する＃１差動アンプ，前 記回路出力端子の一方の側に一端が接続される電流検出用の抵抗，及び該抵抗に 流れる電流を検出する＃２差動アンプで構成する。

【０００９】 電圧・電流出力手段からの電圧及び電流が導かれて見掛け上の抵抗値に相当す る電圧値を出力する除算手段としては、例えば、＃１差動アンプ及び前記＃２差 動アンプの出力が導かれる除算器で構成する。

【００１０】 除算手段からの電圧値とリファレンスとして要求される必要な抵抗値に相当す る電圧値（以下「リファレンス電圧」という）とを入力して前記電圧・電流出力 手段からの電流出力を制御して前記除算手段の電圧値とリファレンス電圧とを等 しくなるようにして結果として前記回路出力端子間に前記被試験計器に必要な模 擬抵抗値を形成させる模擬抵抗形成手段としては、例えば、前記除算器の出力を 一方から入力し前記必要な抵抗値に相当する電圧を他方から入力して前記抵抗の 他端にその出力が接続する＃３差動アンプで構成する。

【００１１】 この１具体例に沿っていえば、回路出力端子間電圧検出用に＃１差動アンプを 回路出力端子の一方の側に電流検出用抵抗を夫々配置した上で抵抗に流れる電流 を＃２差動アンプを配置して検出し、＃１差動アンプ及び＃２差動アンプの出力 である電圧／電流を除算器に導き、この除算器の出力は、他方にリファレンス電 圧を入力して前記抵抗の他端に差動出力を導くようにした＃３差動アンプの一方 に導かれる回路構成とすることができる。以下、これについて具体的回路構成を 示しながら説明する。

【００１２】

【実施例】

実施例について図面を参照して説明する。 尚、以下の図面において、図５と重複する部分は同一番号を付してその説明は 省略する。

【００１３】 図１は本考案の具体的な実施例を示す図である。 図２は図１の説明に供するタイムチャ―トである。 図３はその他の実施例を示す図である。 図４は図３の説明に供するタイムチャ―トである。

【００１４】 図１において、被試験計器等におけるブリッジ回路Ｍに本考案の模擬抵抗回路 Ｆの出力端子ａ，ｂが接続される。

【００１５】 模擬抵抗回路Ｆは、電圧・電流出力手段1 と、除算手段2 と、模擬抵抗形成手 段3 とで構成することができる。

【００１６】 電圧・電流出力手段1 は、回路出力端子間の電圧及び電流を出力するために、 例えば、出力端子ａ，ｂの端子間電圧を検出するため＃１差動アンプ1aを配置し 、更に、出力端子の一方の側（ａとする）に電流検出用の抵抗Ｒ1 を配置した上 で、この抵抗Ｒ1 に流れる電流を検出するため、抵抗両端にその入力部を接続す る＃２差動アンプ1bを配置し、その上で、＃１差動アンプ出力Ｖ1 及び＃２差動 アンプ出力Ｉ1 を後段に配置した除算手段2 に導く。

【００１７】 除算手段2 は、電圧・電流出力手段からの電圧及び電流が導かれて見掛け上の 抵抗値に相当する電圧値を出力するため、例えば、除算器2aを用いることができ る。

【００１８】 模擬抵抗形成手段3 は、除算器からの電圧値とリファレンス電圧とを入力して 電圧・電流出力手段からの電流出力を制御して除算器の電圧値とリファレンス電 圧とを等しくなるようにして結果として回路出力端子間に必要な模擬抵抗値を形 成させるため、例えば、リファレンス電圧Ｖref を他方の入力とし除算器出力（ 見掛け上の抵抗）Ｖ2 を一方の入力として出力を抵抗Ｒ1 の他端（接続部ｃとし て表わす）に接続する＃３差動アンプ3aを配置する。

【００１９】 このような構成においてその動作は以下のようになる。図２を用いながら説明 する。

【００２０】 （イ）出力端子間ａ，ｂに掛かる電圧を＃１差動アンプ1aで検出し、その出力Ｖ 1 を除算器2aに導く。

【００２１】 （ロ）抵抗Ｒ1 （ａ−ｃ間）に流れる電流を＃２差動アンプ1bで検出し、その出 力Ｉ1 を除算器3 に導く。

【００２２】 （ハ）除算器2aにおいて、入力したＶ1 ，Ｉ1 について“Ｖ1 ／Ｉ1 ”なる演算 を行い、見掛け上の抵抗値に相当する電圧値Ｖ2 を＃３差動アンプ3aに出力する 。

【００２３】 （ニ）＃３差動アンプ3aには、リファレンス電圧Ｖref が導かれており、除算器 2aの出力Ｖ2 を入力することで、 Ｖ3 ＝（Ｖref −Ｖ2 ）・Ｇ …（１） （但しＧはゲイン）なる電圧値を接続部ｃに出力する。

【００２４】 （ホ）以上の動作が繰返され、接続部ｃに出力する＃３差動アンプ3aの電圧値Ｖ 3 の変化に基づく＃２差動アンプ出力Ｉ1 の変化から、見掛け上の抵抗値に相当 する電圧値Ｖ2 が序々にリファレンス電圧Ｖref に近付いていく。

【００２５】 （ヘ）このようにしていき、ある点で安定するときに、ａ−ｃ間の電流値に基づ き出力端子間ａ，ｂに得られる模擬抵抗値が、接続被試験計器に接続すべき必要 な試験抵抗値となる。

【００２６】 ところで、このような回路において模擬抵抗値を変化させる必要がある場合は 、リファレンス電圧Ｖref を変えれば簡単にその目的とする抵抗値を得ることが できる。

【００２７】 本考案は以上説明した内容に限定されるものではない。例えば、図３のように しても同様の結果を得ることができる。

【００２８】 図３において、模擬抵抗回路Ｆａは、電圧・電流出力手段10と、除算手段20と 、模擬抵抗形成手段30とで構成され、各部は図１から夫々以下のように変型でき る。

【００２９】 電圧・電流出力手段10は、例えば、回路出力端子ａ，ｂ間に接続する形の、ソ ―ス側（s)に電流検出用抵抗Ｒ2 を接続した、ＦＥＴと抵抗との直列回路で構成 することができる。このときにＦＥＴのドレイン側は出力端子の一方側（図では ａとする）に接続され、抵抗の他端が出力端子の他方側ｂに接続される。これに より、出力端子ａから電圧がＶ5 として、又、抵抗に流れる電流がＩ2 としてＦ ＥＴと抵抗の接続部ｄから検出される。

【００３０】 除算手段20は、例えば、除算器20ａで構成でき、このときに、電流Ｉ2 と、回 路出力端子間にかかる電圧Ｖ5 がこの除算器に導かれて“Ｖ5 ／Ｉ2 ”なる演算 が施され、除算器出力（見掛け上の抵抗）Ｖ4 を得る。

【００３１】 模擬抵抗形成手段30は、例えば、アンプＱ1 、アップ／ダウンカウンタ（以下 「Ｕ／Ｄカウンタ」という）30ａ、ＶＣＯ（電圧制御発振器）30ｂ、監視回路30 ｃ及びＤ／Ａ（デジタル／アナログ変換器）30ｄで構成することができ、各部の 関係は次のようになる。

【００３２】 アンプＱ1 には除算器出力Ｖ4 及びリファレンス電圧Ｖref が接続される。こ のアンプ出力Ｃo は、ＶＣＯ30ｂのクロックを入力してカウント動作するＵ／Ｄ カウンタ30ａのＵ／Ｄ制御信号となる。

【００３３】 Ｕ／Ｄカウンタ30ａには、ＶＣＯ30ｂからのクロックＣL が導かれ、又、回路 出力端子ａ，ｂ間に接続されてこの間に電圧が掛かっているか否かを判断するた めに設けられた例えばアンプから成る監視回路30ｃからのプリセット信号（判断 信号）ＰR が導かれており、プリセット信号ＰR によってクロックＣL を数えて 、デジタル信号であるカウンタ出力ＫをＤ／Ａ30ｄに出力する。

【００３４】 Ｄ／Ａ30ｄにおいてアナログ変換された電圧は、ＦＥＴのゲ―トに導かれて、 ＦＥＴを制御して抵抗Ｒ2 に流れる電流Ｉ2 を制御する。

【００３５】 以上の構成により、図１と同様に、あたかも抵抗が回路出力端子間に接続して いるように見せ掛ける回路が構成できる。

【００３６】 このような構成の動作を図４を用いて説明する。

【００３７】 （イ）出力端子間ａ，ｂに掛かる電圧Ｖ5 及び抵抗Ｒ2 に流れる電流Ｉ2 は除算 器20ａで“Ｖ5 ／Ｉ2 ”なる演算が施される。除算器は見掛け上の抵抗値に相当 する電圧Ｖ4 をアンプＱ1 に出力する。

【００３８】 （ロ）アンプＱ1 にはＶ4 及びリファレンス電圧Ｖref が供給されるので、この Ｖ4 とＶref とを比較するコンパレ―タの役割をしてＵ／Ｄ制御信号として用い ることができる出力Ｃo をＵ／Ｄカウンタ30ａに出力する。

【００３９】 （ハ）監視回路30ｃは回路出力端子ａ，ｂ間の電圧の有無を判断してプリセット 信号ＰR をＵ／Ｄカウンタ30ａに出力する。

【００４０】 （ニ）Ｕ／Ｄカウンタ30ａにおいて、プリセット信号ＰR が入力されたらＵ／Ｄ 制御信号Ｃo にしたがってクロックＣL をカウントし、カウンタデ―タＫをＤ／ Ａ30ｄに出力する。

【００４１】 （ホ）Ｄ／Ａ30ｄでＵ／Ｄカウンタ30ａからのデ―タをアナログ変換し、この変 換して得た電圧をＦＥＴのゲ―トに印加する。

【００４２】 （ヘ）この結果として、ＦＥＴにおいて、ゲ―トに印加された電圧値に基づきド レイン電流が制御され、回路出力端子間に流れる電流を制御する。

【００４３】 つまり、以上の構成によっても、あたかも抵抗が回路出力端子間に接続してい るように見せ掛ける回路が構成できる。抵抗値を変化させる必要がある場合は、 リファレンス電圧Ｖref を変えれば簡単にその目的とする抵抗値を得ることがで きることは前記図１の場合と同様である。

【００４４】

【考案の効果】

本考案は、以上説明したように構成されているので、次に記載するような効果 を奏する。 ：リファレンス電圧を用いて所望の抵抗値をつけたのと同じ効果を得ることが できる。 ：複数の抵抗を持つ回路構成とする必要がないので前記従来の問題となってい たスペ―スの問題や経年変化による誤差の問題等がない。 ：リファレンス電圧を変化させることで、自由に回路出力端子間に流れる電流 を制御できるので、複数の所望の抵抗値を簡単に形成できる。

【図面の簡単な説明】

【図１】本考案の具体的な実施例を示す図である。

【図２】図１の説明に供するタイムチャ―トである。

【図３】本考案のその他の実施例を示す図である。

【図４】図３の説明に供するタイムチャ―トである。

【図５】従来の技術の説明に供する図である。

【符号の説明】

Ｍ 被試験計器におけるブリッジ回路 Ｆ，Ｆａ 模擬抵抗回路 1,10 電圧・電流出力手段 2,20 除算手段 3,30 模擬抵抗形成手段

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 被試験計器を回路出力端子に接続して前
   記被試験計器に必要な模擬抵抗値を供給してチェックす
   るようにした回路において、その回路構成を、前記回路
   出力端子間の電圧及び電流を出力する電圧・電流出力手
   段（1,10）と、該電圧・電流出力手段からの電圧及び電
   流が導かれて見掛け上の抵抗値に相当する電圧値を出力
   する除算手段（2,20）と、該除算手段からの電圧値とリ
   ファレンスとして要求される必要な抵抗値に相当する電
   圧値とを入力して前記電圧・電流出力手段からの電流出
   力を制御して前記除算手段の電圧値とリファレンスとし
   て要求される必要な抵抗値に相当する電圧値とを等しく
   なるようにして結果として前記回路出力端子間に前記被
   試験計器に必要な模擬抵抗値を形成させる模擬抵抗形成
   回路（3,30）と、で構成したことを特徴とする模擬抵抗
   回路。