JPH01200809A - 少なくとも負荷電界効果トランジスタを具える高周波回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は能動ゾーン（ａｃｔｉｖｅ　ｚｏｎｅ）と接触
して、ゲート、ドレインおよびソース電極から構成され
る少なくとも電界効果トランジスタを具える高周波回路
であって、ゲート電極が高周波入力信号を受信し、かつ
ソース電極とドレイン電極がさらにバイアス回路と充電
回路を備え、かつソース電極が負荷の反対側でアースに
接続されているものに関連している。

本発明は高周波分野の増幅器段あるいは発振器に使用さ
れている。

冒頭の記事に記載されたタイプの高周波回路は、ビー・
モース（Ｂ、　Ｍａｏｚ）等の論文、「完全に集積され
た０、５Ｗ；２から６　ＧＨｚのＭＭＩｃ増幅器（Ａ　
ｆｕｌｌｙ−ｉｎｔｅｇｒａｔｅｄ、　０．５Ｗ　；　
２　ｔｏ　６　Ｇ）Ｉｚ　ＭＭＩｃ　ａｍｐｌｉｆｉｅ
ｒ）Ｊ、「第１７回欧州マイクロウェーブ会議（１７ｔ
ｈ　ＥｕｒｏｐｅａｎＭｉｃｒｏｗａｖｅ　Ｃｏｎｆｅ
ｒｅｎｃｅ）、エルギフエ・パレスホテル（Ｅｒｇｉｆ
ｅ　Ｐａ１ａｃｅ　Ｈｏｔｅｌ）　、イタリヤ、１９８
７年９月７−１１日」、「会議録マイクロウェーブ展示
と発行社（Ｃｏｎｆｅｒｅｎｃｅ　Ｐｒｏｃｅｅｄｉｎ
ｇｓ　Ｍｉｃｒｏｗａｖｅｅｘｈｉｂｉｔｉｏｎｓ　ａ
ｎｄ　Ｐｕｂｌｉｓｈｅｒｓ　ＬＴＤ）　、頁２６１−
２６６から既知である。

この論文は２段で形成された集積増幅器を開示している
。各段はインターリーブされたゲートを持つ電界効果ト
ランジスタから構成されている。

従ってゲートはその一端で大面積表面ゲート接触領域（
ｌａｒｇｅ−ｓｕｒｆａｃｅ　ｇａｔｅ　ｃｏｎｔａｃ
ｔ　ａｒｅａ）に接続されている複数のフィンガー（ｆ
ｉｎｇｅｒ）によって形成されており、かつそこには段
の高周波入力信号とＬＣタイプのバイアス回路が適用さ
れている。ドレインはまた複数のフィンガーによって形
成され、それはゲートフィンガーと交互し、ゲート接触
領域の反対側のそれらの端部（ｅｎｄ）で大面積表面ド
レインバンドに接続され、それにＬＣタイプのバイアス
回路が適用されており、かつそこでは段の高周波出力信
号が取り出されている（ｐｉｃｋｅｄ　ｏｆｆ）。

ソースは直接アースに接続されている。

その設計がどうであっても、この増幅器は各段に対して
最大利得を与え、この最大利得はそれを形成するトラン
ジスタに同等な非負荷トランジスタ（ｎｏｎ−１ｏａｄ
ｅｄ　ｔｒａｎｓｉｓｔｅｒ）の利得より小さいかそれ
に等しい。

本発明の主な目的は同等な非負荷トランジスタの利得よ
り高い最大利得を有する少なくとも１つの負荷電界効果
トランジスタ（ｌｏａｄｅｄ　ｆｉｅｌｄ　ｅｆｆｅｃ
ｔｔｒａｎｓ　ｉｓ　ｔｅｒ）を具える回路を与えるこ
とである。

本発明によると、この目的は冒頭の記事に記載されたタ
イプの回路によって達成され、高周波信号がそれらの各
電極の端部に印加されるかあるいはそこで利用可能であ
り、これらの電極はさらにそれらの各バイアス回路ある
いは充電回路によってその第２端部に終端されているこ
とを特徴としている。

本発明による回路は類似の非負荷トランジスタの利得よ
り高い利得を各負荷電界効果トランジスタ段に与えてい
る。

その上、本発明による回路は非常に高い周波数で動作で
き、かつ非常に広い周波数帯域にわたって動作できる。

本発明およびいかにそれが動作するかは添付図面を参照
して実例によって与えられる以下の説明から良く理解さ
れよう。

本発明の負荷電界効果トランジスタは低周波数および高
周波数双方の増幅器段、発振器段、混合器、電圧制限器
等を与えるために使用できる。

１つのタイプの回路から他のものへの変更の特徴は当業
者にとって既知であり、かつ基本的には本発明の部分を
形成していない。その理由のみで一例として増幅器段が
ここで説明されよう。

第１ａ図に示されているように、本発明により与えられ
ている増幅器段はまず第１に電界効果トランジスタを具
えている。このトランジスタは半絶縁基板上に備えられ
た例えばｎ型導電タイプの能動ゾーンによって形成され
ている。この能動ゾーンは２つのフィンガーの形をした
ゲート電極Ｇを備え、それは端部１′に接しかつこの端
部によって大面積バッドＰｃに接続され、そして２つの
ゲートフィンガーの間にかつ端子領域Ｐ。の反対側の端
部５′を介して配置されているフィンガーの形をしたド
レイン電極は大面積パッドＰ、に接続されている。能動
ゾーンはまた２つのソースバッドＰ、を備え、これは細
長い形状をしかつ点２と４の間および点２′と４′の間
でそれぞれゲートフィンガーの両側に配置されている。

そのようなトランジスタを実現するために、有用な詳細
は雑誌「アクタ・エレクトロ二カ（ＡＣＴＡＥＬＥＣＴ
ＲＯＮＩＣＡ）　Ｊ　、第２３巻、第２号、１９８０年
、頁９９−１０９と、第２３巻、第１号、１９８０年、
頁６４と、第２３巻、第２号、１９８０年、頁１１６−
１１７　、および第２３巻、第２号、１９８０年、頁１
２３−１２４に記載されており、そしてガリウム・ひ素
電界効果トランジスタの一般的情報についてはこの雑誌
の第２３巻、１９８０年が参照されている。

ゲートフィンガーは例えばショットキータイプ電極であ
り、そしてソースとドレインは抵抗性（オーミック）タ
イプの電極であってよい。

電界効果トランジスタの性能は主としてＬによって示さ
れたそのゲート幅と、！によって示されたそのゲート長
に依存している。

しかし、増幅器のような上述の高周波回路において、回
路の主要特性はその最大有能利得（Ｍ、Ａ、Ｇ、：ｍａ
ｘｉｍｕｍ　ａｖａｉｌａｂｌｅ　ｇａｉｎ）であり、
そして解決すべき主要な問題は最も広い可能周波数帯域
でいかにして最高可能利得（ｈｉｇｈｅｓｔ　ｐｏｓｓ
ｉｂｌｅ　ｇａｉｎ）を得るかと言うことである。

電界効果トランジスタの利得はパラメータＳ２、から計
算でき、このパラメータは入力と出力における反射係数
、あるいは４極子（ｑｕａｄｒｉｐｏｌｅ）と考えられ
ているトランジスタ入力と出力の間の伝達係数である。

この主題に対して「アクタ・エレクトロ二カ」、第２３
巻、第２号、１９８０年、頁１３７−１４０が参照され
ている。

表Ｉの関係式１で表現されている４極子の安定度係数Ｋ
がまた定義されている。

もしＫ＞１なら、トランジスタは無条件安定（ｕｎｃｏ
ｎｄｉｔｉｏｎａｌｌｙ　５ｔａｂｌｅ）であると考え
られ、Ｋく１である反対の場合にはトランジスタ潜在的
に不安定（ｐｏｔｅｎｔｉａｌｌｙ　１ｎｓｔａｂｌｅ
）である。

もしＫ＞１なら、表１の関係式で表現されている最大有
能利得（ＭＡＧと略記する）が規定され、もしそうでな
いなら表Ｉの関係式（３）で表現されている最大安定利
得（ｍａｘｉｍｕｍ　５ｔａｂｌｅ　ｇａｉｎ）　（Ｍ
ＳＧと略記する）が規定される。

第１ａ図に表現された電界効果トランジスタのタイプに
対して、第１ｂ図は周波数Ｆの関数としての非負荷トラ
ンジスタの最大利得Ｇの展開（破線の曲線Ｂ）を示して
いる。

曲線Ｂの第１部分（Ｂｌと示されている）はＫ〈１であ
る部分（ＭＳＧ）を表現し、第２部分はＫ＞１である部
分（ＭＡＧ）の曲線を表現している。

そのゲートとドレインがそれぞれ大面積パッドに備えら
れたインダクタンス（このインダクタンスはさらに絶縁
キャパシタを介してアースに接続されている）を介して
バイアスされている電界効果トランジスタをその増幅器
段が具えている前に既に引用された［会議録（Ｃｏｎｆ
ｅｒｅｎｃｅ　Ｐｒｏｃｅｅｄｉｎｇｓ）１９８７年、
頁２６１−２６６　Ｊに記載されたタイプの増幅器段の
場合に、最大有能利得（ＭＡＧ）は非負荷トランジスタ
の利得より小さく、かつ最大安定利得（ＭＳＧ）のみが
それに等しいことが見いだされている。

従って、もし第１ａ図のトランジスタの最大利得の曲線
が第１ｂ図上にプロットされ、同時にバイアス回路を実
現するために上に引用された文書に含まれた情報を適用
するなら、曲線Ｂ１の同じ部分（Ｋ＜１であり、かつＭ
ＳＧが同じである場合）と既に示された曲線Ｂ２の下に
あり、かつその周波数を持つ軸の近くに位置する曲線Ｂ
２の部分（Ｋ＞１であり、かつＭＡＧが非負荷トランジ
スタのものより低い場合）が得られるであろう。

第１ｂ図の曲線Ｂは、引用された文書で開示された回路
が同じ非負荷トランジスタの利得より高い利得を与えら
れないことを明らかに示している。

それとは反対に、本発明による回路は同じトランジスタ
ではあるが非負荷状態にあるものの最大利得よりも高い
増幅器段の最大利得の獲得を可能にしている。その上、
本発明による回路は一般に２０あるいは２２ＧＨｚより
高い超周波の範囲でありかつ非常に広い周波数帯域にわ
たって利得の増大することを可能にしている。最後に、
本発明によってこのように実現された回路は従前の技術
の回路よりも良好な入出力の整合を与えている。

本発明によると、段のＭＡＧはゲート端子領域の反対側
のその端部に接続されたインダクタンスによって負荷さ
れたゲートの固有特性を考慮して増大されている（この
主題に対してはアクタ・エレクトロ二カ（ＡＣＴＡ　Ｅ
ＬＥＣＴＲＯＮＩＣＡ）第２３巻、第１号、１９８０年
、頁７８−７９が参照されている）。本発明による回路
によって達成された目的は４極子であると仮定されてい
る回路の入力における反射係数ＳＩの増大である。Ｓ１
１の増大は安定度係数にの減少をひき起こし、この係数
は利得ＭＡＧを与える表■の関係式（２）に直接作用す
る。

４極子の入力から出力への伝達パラメータとしてのＳＫ
Ｉ　と、出力から入力への伝達パラメータとしてのＳ１
２を定義すると、それは−足止Ｓ　ｚ　＋　／　Ｓ　ｌ
□において、Ｋの値の減少はＭＡＧの値を増大させると
言うこの関係式（２）に現れる。

さて、２つの別々に負荷された回路はそれにもかかわら
ず１つの同じトランジスタから実現される場合、比Ｓ　
２１　／　Ｓ　＋□はこれらの回路の双方に対して同じ
ままである。このように、Ｋを減少することはＭＡＧの
増大を可能にし、かつ第１ｂ図の曲線Ａ１とＡ２を得る
ことを可能にしている。

本発明の目的はなかんずく第１ａ図に示された配列によ
って達成されている。

高周波入力信号ＩはゲートパッＭＰ、上の点１に印加さ
れている。高周波出力ＯはドレインバットＰＤ上の点５
で利用可能である。

本発明によると、高周波入力信号Ｉが印加されているパ
ッドＰ、の反対側のゲートの端部６は最早や従前の技術
のように開放回路状態に維持されず、また高周波出力信
号が利用可能であるパットＰ、の反対側のドレインの端
部３でも利用可能でないが、しかし、それとは対照的に
それらは誘導性負荷で終端され、トランジスタの入出力
キャパシタンスを補償するような態様になっている。

このように作用して、ゲートの抵抗性構造は本発明によ
る配列を与えるように使用され、それは既知の態様で負
荷されないかあるいは負荷されている同じトランジスタ
のＭＡＧを越えるＭＡＧを有している。

第１ａ図に例示されているように、２つのゲートフィン
ガーの端部６は例えば第２レベルで実現された相互接続
を介して接続５′で結合され、この接続５′はドレイン
フィンガーとドレインバッドＰ。の間に設定されている
。この端部６はインダクタンスＬＳＩで終端され、その
別の端部（点７）には直流バイアス電圧Ｖ、が印加され
ている。その上、点７において、インダクタンスＬＳＩ
　は絶縁キャパシタＣ２１を介してアースに接続されて
いる。

バッドＰ、の反対側の端部３は例えばインダクタンスＬ
２□で第２レベルに備えられた相互接続を介して他の端
部に終端され、この端部には点８においてバイアス直流
電圧Ｖ、が印加されている。

その上、点８においてインダクタンスＬ２□は絶縁キャ
パシタＣ２□を介してアースに接続されている。

第１ａ図の構造は回路の他の素子を必要とすること無し
に装置機能を有するよう直接ゲートバイアス電圧とドレ
インバイアス電圧を印加することを可能にしている。

インダクタンスＬ２１　とＬ２□はマイクロストリップ
ラインあるいは開放または短絡回路ラインに関連するマ
イクロストリンプラインを具える回路による別の使用で
置き換えることができる。

最後に、ソースパッドＰｓの端部２と２′は例えば第２
レベルの相互接続を介して相互接続され、かつ点２と２
′それぞれとアースとの間に配置された各インピーダン
スＺ２３　とＺ′２３に終端されている。負荷Ｚ２３　
とＺ′２３が等しく、かつ表■の関係式（４）の形のも
であることは有利である。もしＹ＝Ｏなら、インピーダ
ンスＺは純粋に抵抗性である。もしＹくＯなら、インピ
ーダンスＺはキャパシタンスを具え、そしてもしＹ＞Ｏ
なら、このインピーダンスはインダクタンスを具えてい
る。

高周波ソース信号はソースバッドＰＳＯ点４からかある
いはその反対側の点４′のいずれかから取ることができ
る。

本発明によりバイアス回路と負荷回路が適用されている
インターディジタルゲートとドレインを有するトランジ
スタを具えるこの段は高周波広帯域増幅器を構成してい
る。

一実施例において、本発明による段は第１ａ図に示され
たようにガリウム・ひ素（ＧａＡｓ）半絶縁基板上に備
えられている。能動ゾーンはｎ型のものである。表■は
この増幅器を動作させるこの例の素子の値を示している
。

表■による素子から形成されかつ第１ａ図の構造を有す
る段により、第１ｂ図の曲線Ａ１とＡ２に示された利得
が得られた。１０ＧＨｚから３０ＧＨｚの間で、２５Ｇ
Ｈｚに対し２ｄＢだけの利得ＭＡＧの増大が見いだされ
、それは約３　ＧＨｚの通過帯域の増加に対応している
。

第４図の組は、周波数ｆ−３５ＧＨｚにおいて、非負荷
トランジスタあるいは従前の技術により負荷されたトラ
ンジスタの同じパラメータ（破線の曲線）と比較された
本発明により負荷されている場合のトランジスタの種々
のパラメータ（実線曲線）の展開を例示している。さら
に特定すると、−第４ａ図はインダクタンス値ＬＺＩ　
の関数としての反射係数Ｓ１１　の変化を示し、−第４
ｂ図はＬＳＩの関数としての安定度係数にの変化を示し
、 一第４ｃ図と第４ｄ図はＬ２１の関数としての伝達係数
ＳＩＺとＳ２Ｉの変化を示し、−第４ｅ図はＬ２１の関
数としてのＭＡＧの変化を示している。

本発明による配列の安定度係数は既知の配列よりもいく
らか低いが、しかし係数は士毎に１を越えたままになっ
ていることに注意すべきである。

従って、本発明による回路は無条件に安定に留とまって
いる。

本発明による回路の使用に適しているトランジスタは第
１ａ図に示されたトランジスタに限定されない。

−ｉ的態様でその間に（Ｎ−１）個のドレインフィンガ
ーが配置されているＮ個のゲートフィンガーを有するト
ランジスタを使用することは可能である。これらのイン
ターディジタル構造は高周波動作のために選ばれている
。

低い周波数での動作に対して、代案として例えば第２図
に示された１つのゲートフィンガーを有するトランジス
タを使用することが可能である。

第２図のトランジスタは、点１で高周波信号■が印加さ
れている大面積表面パッドＰ０上の端部１′に接続され
たゲートフィンガーと、ゲートフィンガーの両側におい
て点２，４および３，５の間にそれぞれゲートフィンガ
ーと平行に配列された細長い形状のソースパッドＰＳ　
とドレインパッドＰＤを、能動ゾーン上に形成するよう
具えている。

本発明によると、インターディジタル構造の場合に既に
説明された態様でＬｌｌとＣ１１から形成された回路Ｌ
ＣによってパッドＰＧの反対側のその端部６にゲートが
終端されている。

段の高周波出力信号０はゲートパッドＰ、の位置の反対
側のドレインパッドＰ、の端部５で取られている。ドレ
イン分極電圧（ｄｒａｉｎ　ｐｏｌａｒｉｚｉｎｇｖｏ
　ｌ　ｔａｇｅ）はインターディジタル構造で既に説明
されているようにＬ１□と０１□から構成された回路Ｌ
Ｃを介してドレインパッドＰ０の別の端部３に印加され
ている。

高周波ソース信号はゲートパッドＰ、の位置の反対側の
ソースパッドＰｓＯ点４から取られている。インターデ
ィジタル構造について既に説明された同じタイプの負荷
ＺはパッドＰｓの点２に適用され、さらにアースに接続
されている。

第３ａ図に示された本発明による配列の変形において、
能動ゾーン上に形成されたトランジスタは点３と３′の
間に備えられ、かつ段の高周波出力信号Ｏが取られてい
る大面積表面パッドＰＤにその中間点で接続された細長
いドレイン電極と、点６と６′の間でドレインに平行に
延在し、かつ高周波入力信号■が点１で印加されている
大面積表面ゲート接触パッドＰＧＯ点１′と１“に対称
的に接続されているフィンガーの形をしたゲート電極、
およびゲートに平行に延在しているソース電極を含み、
かつドレインの反対側において、点４と４′の間でこれ
らの各点はソースパッドＰ。

に対称的に接続されている。

そのような配列に対して、本発明の手段は、ドレイン電
極の端部３と３′でドレインバイアス回路Ｌ３□＋　Ｃ
３□を備えることにより（直流トレインバイアスＶ、は
インダクタンスＬ３□とキャパシター０３゜の接合点に
印加されている）、ゲート電極の端部６と６′でバイア
ス回路Ｌ３１　とｅｌｌを備えることにより（直流バイ
アス電圧はインダクタンスＬ３１　とキャパシター０３
．の接合点に印加されている）、および点２と２′に備
えられた負荷Ｚ３３を介してソースをアースに接続する
ことにより実現することができる。

第３ａ図に示された装置において、インダクタンスＬ３
□は利得の増大に対して寄与せず、従ってこの図面に示
されるかあるいは従前の技術から既知の態様のいずれか
で位置決めすることができる。

第３ｂ図は第３ａ図に示されたトランジスタタイプの、
本発明によって負荷されているトランジスタによって得
られた増幅器段を示している。この増幅器回路はここで
実施例の一例としてのみ与えられている。素子Ｌ＋、　
Ｌ２．　Ｌ３．　Ｌ４は「マイクロストリップ」タイプ
の伝送線である。素子Ｃ，Ｃ。

Ｃ３＋　Ｃ３１はデカップリングキャパシターである。

素子Ｌ３１　はそのインダクタンスが本発明により現定
されたインダクタンス値を有する伝送線である（表Ｉの
関係式（５）を見よ）。

従前の技術によると、そのような増幅器において素子Ｌ
３１　と０３１を点６および６′ではな（て点Ａあるい
は点Ｂのいずれかに接続することが知られている。この
既知の態様で作用し、表■にリストされた要素値を用い
て、周波数の関数としての利得曲線が得られ、それは第
３Ｃ図に破線により例示されている。それとは対照的に
、本発明により素子Ｌ３□とＣ３□を点６と６′に与え
ると第３Ｃ図の実線によって示された利得曲線が得られ
、同時に異なる素子に同じ値が維持されている。

すべてのこれらのアセンブリに対して、−ｉ的態様で本
発明は次のような利点を与えている。すなわち 一段の最大利得は周波数の広い帯域にわたって増大され
る。

一段の遮断周波数は最早やゲートの抵抗損失によって制
限されない。

一増幅器の性能は特に高い周波数で改善される。

一ゲートバイアス回路とドレインバイアス回路はトラン
ジスタにモノリシックに集積される。

−トランジスタの入力と出力の間の良好な整合が実現さ
れる。

一本発明は前記のトランジスタに限定されない。

それはハイブリッド技術あるいはモノリシックな集積技
術で実現されたＭＥＳＦＥＴあるいはＨＥＭＴタイプの
電界効果トランジスタのように、種々の技術を用いて実
現された異なる形状のトランジスタにまた使用できる。

第１ａ図、第２図および第３ａ図の実例で示されたよう
に、本発明による回路で得られた性能は各インダクタン
スＬｚ＋＋　ＬｚおよびＬ３１　の値に依存している。

もしトランジスタが、ゲート電極のめつき抵抗である抵
抗器Ｒ９に接続されたキャパシタＣ８をその入力で有す
るなら、高周波信号が印加されている端部の反対側の端
部に備えられるべきインダクタンスの値は表Ｉの関係式
（５）によって与えられており、ここでωは高周波信号
のパルスレートである。

表１ Ｋ　＝（１＋　ｌ　５ｌｌＳ２□−３１２Ｓ２１　ｌ　
２１　Ｓ＋＋　：　２−ＩＳ２□ｌ　”）／２　ｌ　Ｓ
、□１・ｌｓｚ＋ｌ・　（１）Ｚ　＝　Ｒ＋　ｊ　Ｙ　
　　（４） 表■ ！＝平均として０．５ａｍ　＜０．２ａｍ≦２≦１μｍ
）Ｌ＝１００μｍ　（各ゲートフィンガーに対して）ｖ
Ｔ＝−３ボルト（トランジスタしきい値電圧）ＩＤｓ；
５０ｍＡ バイアス条件は Ｖｎｚ３ボルト　　　　ＶＧｚ−１ホ）Ｌｔ　１−ＺＺ
３＝Ｚ’　２３＝　Ｏ Ｌ２□−０，５ｎＨＬ２１−２．５　ｎＨＣ２□−Ｃｚ
＋−１５ｐＦ 表■ Ｌ＋　＝０．５　ｎＨＣ＋　＝Ｃ２＝Ｃ３＝Ｃ３１＝　
２　ｐＦしｚ＝ｏ、ｔ２　　ｎＨ Ｌ３＝０．２　ｎＨＺ３３＝０．２　＋　ｊ　９　（ｏ
ｈｍｓ）Ｌａ＝０．０４　ｎｆ（ （要約） 能動ゾーンと接触して、ゲート、ドレインおよびソース
電極を具える少なくとも電界効果トランジスタから構成
される高周波回路であって、ゲート電極が高周波久方信
号を受信し、ソース電極とドルイン電極が高周波出方信
号を生成し、がっゲート電極とドレイン電極がさらにバ
イアス回路と充電回路を備え、かつソース電極が負荷の
反対側でアースに接続されているものにおいて、高周波
信号がそれらの各電極の端部に印加されるかあるいはそ
こで利用可能であり、これらの電極はさらにそれらの各
バイアス回路と充電回路によってそれらの第２端部に終
端されていることを特徴としている。

電界効果トランジスタはインターディジタルゲートとド
レインを持つトランジスタであることが有利である。広
帯域高周波増幅器の利得と性能を改善している。

【図面の簡単な説明】

第１ａ図はインターディジタルゲートとドレイン電極を
有する電界効果トランジスタを具える本発明による増幅
器段の平面図であり、 第１ｂ図は実線によって曲線Ａ上で第１ａ図の段の一実
施例の負荷トランジスタの最大利得を、そして破線によ
って曲線Ｂ上で非負荷状態の、あるいは従前の技術によ
り荷電された同じトランジスタの最大利得を例示し、 第２図は１ゲートフインガーを有する電界効果トランジ
スタを具える本発明による増幅器段の平面図であり、 第３ａ図は本発明による増幅器段の一変形を示し、 第３ｂ図は本発明により荷電された第３ａ図に示された
ようなタイプのトランジスタに基づいて形成された増幅
器段を示し、 第３Ｃ図は実線により第３ｂ図に示された増幅器の利得
を、そして破線により従前の技術による増幅器の利得を
周波数に対して示し、 第４図は本発明による負荷トランジスタのパラメータＳ
ＬＩ＋　　Ｋ、　Ｓｌ□およびＭＡＧの変化をＬ２１　
の関数として例示しく実線）、かつ従前の技術による非
負荷トランジスタあるいは負荷トランジスタの上記のパ
ラメータの変化を例示している。 Ｌ　１’　、　２．２’　、　３．３’　、　４．４’
　、　５．５’　、　６．６’　。 ７．８・・・点あるいは端部あるいは接続ＣＯ□ −ぐ　　　　−　　　　Ｎ　　　−Ｏ Ｃ〇嘴−

Claims (1)

1. 【特許請求の範囲】 １、能動ゾーンと接触して、ゲート、ドレインおよびソ
   ース電極から構成される少なくとも電界効果トランジス
   タを具える高周波回路であって、ゲート電極が高周波入
   力信号を受信し、かつソース電極とドレイン電極がさら
   にバイアス回路と充電回路を備え、かつソース電極が負
   荷の反対側でアースに接続されているものにおいて、 高周波信号がそれらの各電極の端部に印加 されるかあるいはそこで利用可能であり、これらの電極
   はさらにそれらの各バイアス回路あるいは充電回路によ
   ってその第２端部に終端されていることを特徴とする高
   周波回路。 ２、ソース電極とドレイン電極が備えられている双方の
   側にフィンガーを有するゲート電極によって電界効果ト
   ランジスタが形成され、ゲート電極がその端部の１つに
   よって大面積表面接触パッドに接続されている請求項１
   記載の回路において、 高周波入力信号がゲートパッドに印加され かつゲートフィンガーの他の端部がバイアス回路とゲー
   ト充電回路によって終端され、 高周波出力信号がゲートパッドの位置に長 手方向に反対側にあるソース電極とドレイン電極の端部
   から取られ、かつ これらのソース電極とドレイン電極の第２ 端部がアースに接続されている負荷およびドレインバイ
   アス回路と充電回路によってそれぞれ終端されているこ
   と、 を特徴とする回路。 ３、電界効果トランジスタがＮ個の並列配列フィンガー
   を有するゲート電極と、各フィンガーが２つのゲートフ
   ィンガーの間に配置されている（Ｎ−１）個の並列配列
   フィンガーを有するドレイン電極、およびソース電極が
   ゲート・ドレインアセンブリの両側に配置された２つの
   接触を具えるソース電極によって形成され、ゲートフィ
   ンガーの第１端部として規定されたものが相互接続され
   かつ大面積表面接触パッドに接続され、ゲート接触パッ
   ドに長手方向に反対側に備えられているドレインフィン
   ガーの第２端部として規定されたものが相互接続されか
   つ大面積表面接触パッドに接続されている請求項１記載
   の回路において、 高周波入力信号がゲートパッドに印加され、かつゲート
   フィンガーのいわゆる第２端部が相互接続されかつゲー
   トバイアス回路と充電回路によって終端され、 ドレインの高周波出力信号がドレインパッ ドから取られ、かつ他の端部すなわちドレインフィンガ
   ーのいわゆる第２端部が相互接続されかつドレインバイ
   アス回路と充電回路によって終端され、かつ ソースの高周波出力信号がゲートパッドに 反対側にそのいわゆる第１端部からのソース電極の１つ
   から取られ、かつ他の端部すなわちいわゆる第２端部が
   相互接続されかつさらにアースに接続されている負荷に
   よって終端されていること、 を特徴とする回路。 ４、ソース電極の上記の第２端部に適用された負荷が２
   つの対称負荷によって形成されることを特徴とする請求
   項３記載の回路。 ５、電界効果トランジスタがその両側にソース電極とド
   レイン電極を備える１つのフィンガーを有するゲート電
   極を具え、ゲート電極は対称な態様で大面積表面パッド
   のその各端部を介して接続されており、ソース電極は対
   称な態様で２つの大面積表面パッドにその各端部によっ
   て接続され、かつドレイン電極がその中間点から大面積
   表面パッドに接続されている請求項１記載の回路におい
   て、 高周波入力信号がゲートパッドに印加され、かつ ゲートフィンガーの端部が対称な態様でゲ ートバイアス回路と充電回路に接続され、かつ 高周波出力信号がドレインパッドから取ら れ、かつ ソース電極の大部が対称負荷を介してアー スに接続されること、 を特徴とする回路。 ６、ドレインバイアス回路と充電回路がドレイン電極の
   各端部に備えられることを特徴とする請求項５記載の回
   路。 ７、ドレインバイアス回路と充電回路がドレインパッド
   に備えられることを特徴とする請求項５記載の回路。 ８、ゲート・ドレインバイアス回路と充電回路が直流絶
   縁キャパシタを介してアースに接続されているインダク
   タンスによって各々が構成され、かつ ゲートとドレインそれぞれの直流バイアス 回路がインダクタンスとキャパシタの接合点に適用され
   ていることを特徴とする請求項１から７のいずれか１つ
   に記載の回路。 ９、ゲートバイアス回路と充電回路において、このイン
   ダクタンスＬが Ｌ＝１／２［｛３／ｃ＿ｅω＾２｝＋｛１／ω｝（｛９
   ／ｃ＿ｅ＾２ω＾２｝＋Ｒ＿ｇ＾２）＾１＾／＾２］に
   近い値を有し、ここの関係式でｃ＿ｅがトランジスタの
   入力キャパシタンスであり、Ｒ＿ｇがゲートのめっき抵
   抗であり、かつωが高周波信号のパルスレートであるこ
   とを特徴とする請求項８記載の回路。