JPH01200839A - 回線モニタ回路 - Google Patents
回線モニタ回路Info
- Publication number
- JPH01200839A JPH01200839A JP63025181A JP2518188A JPH01200839A JP H01200839 A JPH01200839 A JP H01200839A JP 63025181 A JP63025181 A JP 63025181A JP 2518188 A JP2518188 A JP 2518188A JP H01200839 A JPH01200839 A JP H01200839A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- phase
- fading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、変調された搬送波により情報伝達を行う回線
において、伝送特性の監視を行い、かつその伝送特性を
向上させるための制御に役立つ回線モニタ回路に関する
ものである。
において、伝送特性の監視を行い、かつその伝送特性を
向上させるための制御に役立つ回線モニタ回路に関する
ものである。
「従来の技術」
変調された搬送波により情報伝達を行う回線においては
、その回線を監視し、搬送波のレベルや位相変動などの
状態をモニタすることが必要となる。
、その回線を監視し、搬送波のレベルや位相変動などの
状態をモニタすることが必要となる。
搬送波のレベル検出回路としては、多段接続された増幅
器の各段出力について、検波・増幅を行った後、合成し
たものをレベル信号とし、このレベル信号を監視する構
成のものが、一般的に使用されている。
器の各段出力について、検波・増幅を行った後、合成し
たものをレベル信号とし、このレベル信号を監視する構
成のものが、一般的に使用されている。
一方、位相変動の検出回路としては、一般的に使用され
ている回路例は少ないが、レベル検出用に開発されたジ
ッタ検出器によって、位相変動の検出は可能である。
ている回路例は少ないが、レベル検出用に開発されたジ
ッタ検出器によって、位相変動の検出は可能である。
従来の位相変動を検出するためジッタ検出回路の一例を
第７図に示す。
第７図に示す。
本回路は、遅延検波回路を利用した回路であり、遅延回
路としてシフトレジスタ、検波回路としてＤフリップ・
フロップを使用している。
路としてシフトレジスタ、検波回路としてＤフリップ・
フロップを使用している。
図において、ｌはＩＦ（中間周波数）信号入力端子、２
は遅延用シフトレジスタ、３はシフトレジスタ用クロッ
ク入力端子、４，５は検波用Ｄフリップ・フロップ回路
、６はＮ Ａ Ｎ １）回路である。
は遅延用シフトレジスタ、３はシフトレジスタ用クロッ
ク入力端子、４，５は検波用Ｄフリップ・フロップ回路
、６はＮ Ａ Ｎ １）回路である。
このジッダ検出回路では、入力ＩＦ倍信号位相変促Ｈこ
よって、へ段目、Ｂ段目のシフトレジスタ出力が変動す
る（ただし、Ａ＜Ｂ）。位相変動が無い場合の出力をＭ
段目に合わせると、へ段目以下、あるいは、Ｂ段目以上
に位相が変動した場合に、ＮＡＮＤ回路６の出力が“１
”となり、ジッタを検出することができる。
よって、へ段目、Ｂ段目のシフトレジスタ出力が変動す
る（ただし、Ａ＜Ｂ）。位相変動が無い場合の出力をＭ
段目に合わせると、へ段目以下、あるいは、Ｂ段目以上
に位相が変動した場合に、ＮＡＮＤ回路６の出力が“１
”となり、ジッタを検出することができる。
「発明が解決しようとする課題」
しかしながら、上述したジッダ検出回路では、遅延用シ
フトレジスタ２のクロックとして、Ｉ Ｐの搬送波周波
数の数倍の周波数が必要となる。また、このクロックの
周波数が、ジッダ検出の精度となる。
フトレジスタ２のクロックとして、Ｉ Ｐの搬送波周波
数の数倍の周波数が必要となる。また、このクロックの
周波数が、ジッダ検出の精度となる。
従って、高速の素子が必要となり、精度を高く設定する
場合、低消費電力化に適さない欠点があった。さらに、
位相変動が無い場合の出力をＭ段目に合わ仕る調整が必
要となり、無調整化に適さない欠点があった。
場合、低消費電力化に適さない欠点があった。さらに、
位相変動が無い場合の出力をＭ段目に合わ仕る調整が必
要となり、無調整化に適さない欠点があった。
本発明は、上述した従来の位相変動の検出器における欠
点を解決し、搬送波位相変動の検出の高感度化と共に、
低消費電力化、および無調整化を図った回線モニタ回路
を提供することを目的とする。
点を解決し、搬送波位相変動の検出の高感度化と共に、
低消費電力化、および無調整化を図った回線モニタ回路
を提供することを目的とする。
［課題を解決するための手段」
上記課題を解決するために、この発明は、同期検波器の
搬送波再生回路に用いられるループフィルタの入力端子
に、時定数の短い低域通過フィルタの入力端子を接続し
、該低域通過フィルタ出力の変動波形が、あらかじめ設
定した閾値を越える時間率または頻度を測定し、その時
間率または頻度を回線制御装置へ送出することを特徴と
する。
搬送波再生回路に用いられるループフィルタの入力端子
に、時定数の短い低域通過フィルタの入力端子を接続し
、該低域通過フィルタ出力の変動波形が、あらかじめ設
定した閾値を越える時間率または頻度を測定し、その時
間率または頻度を回線制御装置へ送出することを特徴と
する。
「作用」
上記手段によれば、
■ 同期検波器内部の位相同期ループの位相差出力が閾
値を越えるタイミングを検出する機能と、■ 該検出し
た信号のハイレベルとローレベルの時間率を測定する機
能と、 ■ 該検出した信号のパルスの回数を測定する機能とを
備えている。
値を越えるタイミングを検出する機能と、■ 該検出し
た信号のハイレベルとローレベルの時間率を測定する機
能と、 ■ 該検出した信号のパルスの回数を測定する機能とを
備えている。
従来のジッタ検出器とは、上記の３点の機能を有するこ
とが異なる。
とが異なる。
これにより、本発明による回線モニタ回路は、フェージ
ング周波数をほぼ正確に予測できるとともに、無調整化
が図れる。また、従来例よりも低速の消費電力の少ない
素子で構成できるから、低消費電力化を図ることができ
る。
ング周波数をほぼ正確に予測できるとともに、無調整化
が図れる。また、従来例よりも低速の消費電力の少ない
素子で構成できるから、低消費電力化を図ることができ
る。
「実施例」
以下、図面を参照して、この発明の詳細な説明する。
第１図は、この発明の第１実施例の構成を示すブロック
図である。
図である。
図において、７．７ａは乗算器、８，８ａはローパスフ
ィルタ、９は乗算器、１１はπ／２移相器、１２は電圧
制御発振器（ＶＣＯ）、１３はローパスフィルタ（以下
、ループフィルタという）であり、以上の回路でコスタ
スループ形の同期検波器を構成している。また、ＩＯは
識別器、１４はローパスフィルタ、１５はフェージング
検出器、１６は時間率測定器である。
ィルタ、９は乗算器、１１はπ／２移相器、１２は電圧
制御発振器（ＶＣＯ）、１３はローパスフィルタ（以下
、ループフィルタという）であり、以上の回路でコスタ
スループ形の同期検波器を構成している。また、ＩＯは
識別器、１４はローパスフィルタ、１５はフェージング
検出器、１６は時間率測定器である。
人力ＩＦ倍信号、乗算器７によって再生搬送波と乗算さ
れるとともに、乗算器７ａによって前記再生搬送波の位
相をπ／２移相した波と乗算される。乗算器７．７ａの
出力は、それぞれローパスフィルタ８，８ａを通って高
調波を除去され、乗算器９に人力される。乗算器９の出
力では、変調成分が除去され、入力ＩＦ倍信号再生搬送
波の位相差のみが現れる。その出力は、ループフィルタ
１３を通って平滑化され、ＶＣＯ１２の制御電圧端に加
えられ、前記位相差が最小になるように制御される。
れるとともに、乗算器７ａによって前記再生搬送波の位
相をπ／２移相した波と乗算される。乗算器７．７ａの
出力は、それぞれローパスフィルタ８，８ａを通って高
調波を除去され、乗算器９に人力される。乗算器９の出
力では、変調成分が除去され、入力ＩＦ倍信号再生搬送
波の位相差のみが現れる。その出力は、ループフィルタ
１３を通って平滑化され、ＶＣＯ１２の制御電圧端に加
えられ、前記位相差が最小になるように制御される。
ここで、伝送路の変化により、入力ＩＦ倍信号位相変動
が生ずると、乗算器９の出力には、入力ＩＦ倍信号再生
搬送波の位相差に比例した変動波形が現れる。該出力変
動波形をローパスフィルタ１４を通してフェージング検
出器Ｉ５に入力する。
が生ずると、乗算器９の出力には、入力ＩＦ倍信号再生
搬送波の位相差に比例した変動波形が現れる。該出力変
動波形をローパスフィルタ１４を通してフェージング検
出器Ｉ５に入力する。
フェージング検出器Ｉ５では、ローパスフィルタ１４を
通った変動波形が閾値を越えると、フェージング検出器
１５の出力状態を“０”状態から“１”状態へ変化させ
る。次段の時間率測定器１６は、該フェージング検出器
１５の出力が“１″状態となる時間の割合を測定する。
通った変動波形が閾値を越えると、フェージング検出器
１５の出力状態を“０”状態から“１”状態へ変化させ
る。次段の時間率測定器１６は、該フェージング検出器
１５の出力が“１″状態となる時間の割合を測定する。
以上の操作により人力ＩＦ倍信号位相変動が生ずると、
時間率測定器１６の時間率出力の値が大きくなり、入力
ＩＦ倍信号位相変動を検出できる。
時間率測定器１６の時間率出力の値が大きくなり、入力
ＩＦ倍信号位相変動を検出できる。
第２図にフェージング検出器１５の具体例、第３図にそ
のタイミングチャートを示す。
のタイミングチャートを示す。
第２図において、＋ ７．１８はコンパレータで、リフ
ァレンス入力端子ＲＥＦ１．ＲＥＦ２より乙大きい電圧
が入力されると、出力信号はハイレベルとなる。１９は
インバータ、２０はＯＲ回路である。
ァレンス入力端子ＲＥＦ１．ＲＥＦ２より乙大きい電圧
が入力されると、出力信号はハイレベルとなる。１９は
インバータ、２０はＯＲ回路である。
上述したコンパレータＩ７のリファレンス入力電圧ＲＥ
Ｆ １．およびコンパレータ１８のリファレンス入力端
子ＲＥＦ２の電圧を、第３図（ａ）に示すように、入力
電圧の中心電圧に対してほぼ対称に設定する。するとコ
ンパレータ１７ではリファレンス入力電圧ＲＥＦＩより
も高い電圧を検出しく同図（ｂ）参照）、コンパレータ
１８ではインバータ１９とともに、リファレンス入力端
子ＲＥＦ２よりも低い電圧を検出できる（同図（ｃ）、
（ｄ）参照）。
Ｆ １．およびコンパレータ１８のリファレンス入力端
子ＲＥＦ２の電圧を、第３図（ａ）に示すように、入力
電圧の中心電圧に対してほぼ対称に設定する。するとコ
ンパレータ１７ではリファレンス入力電圧ＲＥＦＩより
も高い電圧を検出しく同図（ｂ）参照）、コンパレータ
１８ではインバータ１９とともに、リファレンス入力端
子ＲＥＦ２よりも低い電圧を検出できる（同図（ｃ）、
（ｄ）参照）。
従って、２つのリファレンス入力電圧ＲＥＦＩ、ＲＥＦ
２の範囲外に入力電圧が変動した場合、ＯＲ回路２０の
出力はハイレベルとなり、位相変動状態を検出できる（
同図（ｅ）参照）。
２の範囲外に入力電圧が変動した場合、ＯＲ回路２０の
出力はハイレベルとなり、位相変動状態を検出できる（
同図（ｅ）参照）。
以上のフェージング検出器１５において、その人力段の
ローパスフィルタＩ４の時定数を変えろことによって、
位相変動検出の感度を変えることができる。ローパスフ
ィルタ１４の時定数を小さくすれば、その出力は位相変
動に対して大きく変化するため感度は高くなる。
ローパスフィルタＩ４の時定数を変えろことによって、
位相変動検出の感度を変えることができる。ローパスフ
ィルタ１４の時定数を小さくすれば、その出力は位相変
動に対して大きく変化するため感度は高くなる。
第４図に時間率測定器Ｉ６の具体例を示す。
図において、２１は入力ＩＦ倍信号周波数よりし十分高
い周波数のパルスを発生できるクロックパルス発生器、
２２はＡＮＤ回路、２３はカウンタ回路、２４はタイマ
回路である。
い周波数のパルスを発生できるクロックパルス発生器、
２２はＡＮＤ回路、２３はカウンタ回路、２４はタイマ
回路である。
フェージング検出器１５の出力と該クロックパルス発生
器２１の出力をＡＮＤ回路２２に入力する。ＡＮＤ回路
２２は、搬送波の位相変動を検出したときのみ、クロッ
クパルス発生器２１からのパルスをカウンタ回路２３へ
伝える。一方、タイマ回路２４ではりａブクパルス発生
器２１のパルスを常時計数し、Ｎ７個計数した後にパル
スを制御回路２５へ送る。制御回路２５は、該パルスを
受信した後、カウンタ回路２３の計数値ＮＦを測定し、
時間率Ｎ ｐ／ Ｎ↑を算出する。
器２１の出力をＡＮＤ回路２２に入力する。ＡＮＤ回路
２２は、搬送波の位相変動を検出したときのみ、クロッ
クパルス発生器２１からのパルスをカウンタ回路２３へ
伝える。一方、タイマ回路２４ではりａブクパルス発生
器２１のパルスを常時計数し、Ｎ７個計数した後にパル
スを制御回路２５へ送る。制御回路２５は、該パルスを
受信した後、カウンタ回路２３の計数値ＮＦを測定し、
時間率Ｎ ｐ／ Ｎ↑を算出する。
第５図は、本発明の第２実施例の構成を示すブロック図
である。
である。
図において、２６は計数回路である。本実施例では、上
述した第１実施例の時間率測定器１６の代わりに、計数
回路２６が接続されている。
述した第１実施例の時間率測定器１６の代わりに、計数
回路２６が接続されている。
この構成では、搬送波の位相変動によって生ずるフェー
ジング検出器１５の出力パルスを計数回路２６で測定す
る。搬送波の位相変動の割合が多くなると、フェージン
グ検出器１５の出力パルス回数ら増え、計数回路２６の
出力値から搬送波の位相変動の割合を予測できる。
ジング検出器１５の出力パルスを計数回路２６で測定す
る。搬送波の位相変動の割合が多くなると、フェージン
グ検出器１５の出力パルス回数ら増え、計数回路２６の
出力値から搬送波の位相変動の割合を予測できる。
第６図に、搬送波の位相変動を疑似的にフェージングン
ミュレータで発生させ、その信号を検波したときの計数
回路２６の計数値を示す。フェージング周波数に対して
計数値は単調に増加しているため、計数値からフェージ
ング周波数を予測できる。
ミュレータで発生させ、その信号を検波したときの計数
回路２６の計数値を示す。フェージング周波数に対して
計数値は単調に増加しているため、計数値からフェージ
ング周波数を予測できる。
以上示したように、本回線モニタ回路は、フェージング
周波数をほぼ正確に予測できるとともに、無調整化が図
れるという特徴がある。また、上記各実施例は、従来例
よりも低速の消費電力の少ない素子で構成できるから、
低消費電力化を図ることができる。
周波数をほぼ正確に予測できるとともに、無調整化が図
れるという特徴がある。また、上記各実施例は、従来例
よりも低速の消費電力の少ない素子で構成できるから、
低消費電力化を図ることができる。
「発明の効果」
以上説明したように、この発明による回線モニタ回路は
、フェージング周波数を測定する手段として荷動であり
、同期検波器と併用すれば、わずかな付加回路のみで構
成することができる。そして、フェージング周波数をほ
ぼ正確に予測できるとともに、低消費電力化、および無
調整化が図れる。
、フェージング周波数を測定する手段として荷動であり
、同期検波器と併用すれば、わずかな付加回路のみで構
成することができる。そして、フェージング周波数をほ
ぼ正確に予測できるとともに、低消費電力化、および無
調整化が図れる。
第１図は本発明の第１実施例の構成を示すプロツり図、
第２図は同実施例におけるフェージング検出器の具体例
を示す回路図、第３図はフェージング検出器の動作を示
すタイミングチャート、第４図は同実施例における時間
率測定器の具体例を示すブロック図、第５図は本発明の
第２実施例の購成を示すブロック図、第６図はフェージ
ング周波数に対するフェージング検出器の出力パルスの
計数値を示すグラフ、第７図は従来の位相変動を検出す
るためのジッタ検出回路の一例を示す回路図である。 Ｉ・・・・・・ＩＦ信号入力端子、 ２・・・・・・遅延用シフトレジスタ、３・・・・・シ
フトレジスタ用クロック入力端子、４・・・・・・検波
器用Ｄフリップ・フロップ回路、５・・・・・・検波器
用Ｄフリップ・７０ブプ回路、６・・・・・ＮＡＮＤＡ
ＮＤ回路７ａ・・・・・・乗算器、８．８ａ・・・・・
・ローパスフィルタ、９・・・・・・乗算器、１０・・
・・・・識別器、１１・・・・・・π／２移相器、１２
・・・・・・電圧制御発振器、 Ｉ３・・・・・・ループフィルタ、 １４・・・・・・ローパスフィルタ、 Ｉ５・・・・・・フェージング検出器、１６・・・・・
・時間率測定器、１７・・・・・コンパレータ、１８・
・・・・・コンパレータ、１９・・・・・インバータ、
２０・・・・・ＯＲ回路、 ２１・・・・・・クロックパルス発振器、２２・・・・
・・ＡＮＤ回路、２３・・・・・・カウンタ回路、２４
・・・・・タイマ回路、２５・・・・・制御回路、２６
・・・・・・計数回路。 出願人 日本電信電話味式会社 第２図 第３図 （ｅ） 呈賢７各２０の 第６図 フェーシング周波数 （Ｈｚ）
第２図は同実施例におけるフェージング検出器の具体例
を示す回路図、第３図はフェージング検出器の動作を示
すタイミングチャート、第４図は同実施例における時間
率測定器の具体例を示すブロック図、第５図は本発明の
第２実施例の購成を示すブロック図、第６図はフェージ
ング周波数に対するフェージング検出器の出力パルスの
計数値を示すグラフ、第７図は従来の位相変動を検出す
るためのジッタ検出回路の一例を示す回路図である。 Ｉ・・・・・・ＩＦ信号入力端子、 ２・・・・・・遅延用シフトレジスタ、３・・・・・シ
フトレジスタ用クロック入力端子、４・・・・・・検波
器用Ｄフリップ・フロップ回路、５・・・・・・検波器
用Ｄフリップ・７０ブプ回路、６・・・・・ＮＡＮＤＡ
ＮＤ回路７ａ・・・・・・乗算器、８．８ａ・・・・・
・ローパスフィルタ、９・・・・・・乗算器、１０・・
・・・・識別器、１１・・・・・・π／２移相器、１２
・・・・・・電圧制御発振器、 Ｉ３・・・・・・ループフィルタ、 １４・・・・・・ローパスフィルタ、 Ｉ５・・・・・・フェージング検出器、１６・・・・・
・時間率測定器、１７・・・・・コンパレータ、１８・
・・・・・コンパレータ、１９・・・・・インバータ、
２０・・・・・ＯＲ回路、 ２１・・・・・・クロックパルス発振器、２２・・・・
・・ＡＮＤ回路、２３・・・・・・カウンタ回路、２４
・・・・・タイマ回路、２５・・・・・制御回路、２６
・・・・・・計数回路。 出願人 日本電信電話味式会社 第２図 第３図 （ｅ） 呈賢７各２０の 第６図 フェーシング周波数 （Ｈｚ）
Claims (1)
- 同期検波器の搬送波再生回路に用いられるループフィル
タの入力端子に、時定数の短い低域通過フィルタの入力
端子を接続し、該低域通過フィルタ出力の変動波形が、
あらかじめ設定した閾値を越える時間率または頻度を測
定し、その時間率または頻度を回線制御装置へ送出する
ことを特徴とする回線モニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025181A JP2545108B2 (ja) | 1988-02-05 | 1988-02-05 | 回線モニタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63025181A JP2545108B2 (ja) | 1988-02-05 | 1988-02-05 | 回線モニタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01200839A true JPH01200839A (ja) | 1989-08-14 |
| JP2545108B2 JP2545108B2 (ja) | 1996-10-16 |
Family
ID=12158827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63025181A Expired - Lifetime JP2545108B2 (ja) | 1988-02-05 | 1988-02-05 | 回線モニタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545108B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267642A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | データ回線不良警報回路 |
| JP2008283382A (ja) * | 2007-05-09 | 2008-11-20 | Sanyo Electric Co Ltd | 信号処理装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052136A (ja) * | 1983-09-01 | 1985-03-25 | Nippon Telegr & Teleph Corp <Ntt> | 受信レベルの検出・判定回路 |
-
1988
- 1988-02-05 JP JP63025181A patent/JP2545108B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052136A (ja) * | 1983-09-01 | 1985-03-25 | Nippon Telegr & Teleph Corp <Ntt> | 受信レベルの検出・判定回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04267642A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | データ回線不良警報回路 |
| JP2008283382A (ja) * | 2007-05-09 | 2008-11-20 | Sanyo Electric Co Ltd | 信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2545108B2 (ja) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8331513B2 (en) | Clock data restoration device | |
| US4227251A (en) | Clock pulse regenerator | |
| US3956710A (en) | Phase locked loop lock detector and method | |
| JPH0120823B2 (ja) | ||
| US11018679B1 (en) | On-chip phase-locked loop response measurement | |
| JP5300174B2 (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
| US6608875B1 (en) | Free-running-frequency adjustment circuit for a clock recovery system | |
| JP5022359B2 (ja) | ジッタ増幅器、ジッタ増幅方法、電子デバイス、試験装置、及び試験方法 | |
| CN104283552A (zh) | 一种用于载波提取的锁相环环路带宽动态调整的方法 | |
| JPH01200839A (ja) | 回線モニタ回路 | |
| US6369625B1 (en) | Phase locked loop circuit | |
| JP2716475B2 (ja) | デジタル遅延検波装置 | |
| JPH04178047A (ja) | スキュー補償方式 | |
| SU1749853A1 (ru) | Устройство дл измерени отношени сигнал/шум | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JP3481090B2 (ja) | ディジタルｐｌｌ回路 | |
| KR100629519B1 (ko) | 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 | |
| CN101356734A (zh) | 作为展布频谱时钟发生器的非线性反馈控制环路 | |
| CN100459433C (zh) | 数字逻辑锁相环的实现装置 | |
| JP3708900B2 (ja) | ジッタ測定器 | |
| KR200288247Y1 (ko) | 클럭신호 발생회로 | |
| NL8501887A (nl) | Fasedetector. | |
| JP2833844B2 (ja) | 位相保持回路 | |
| SU1149404A1 (ru) | Устройство дл частотно-фазовой автоподстройки частоты | |
| JPH10260208A (ja) | 位相ゆらぎ検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 12 |