JPH01201711A - 初期電源投入検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 システムを動作させるスイッチをオンとしたときが、該
システムに電力を供給する電源を接続した後の最初のス
イッチ・オンであるのか、あるいは、２度目以降である
のかを検出する初期電源投入検出回路に関し、 システムのスイッチ・オン時に該スイッチ・オンが電源
接続後の最初のスイッチ・オンか否かを確実に検出する
ことを目的とし、 システムに電力を供給する電源のレベルを、該電力の供
給開始後の該システムの最初のスイッチ。

オンの時点から該電力の供給が断となるまで出力する電
源レベル出力手段と、該電源レベル出力手段の出力の立
ち上がりを検出する電源レベル立ち上がり検出手段とを
有してなるように構成する。

〔産業上の利用分野〕

本発明は初期電源投入検出回路に関し、特に、システム
を動作させるスイッチをオンとしたときが、該システム
に電力を供給する電源を接続した後の最初のスイッチ・
オンであるのか、あるいは、２度目以降であるのかを検
出する初期電源投入検出回路に関する。

スイッチ・オフ時においても、例えば、メモリ等に対し
ては、接続する電源から継続的に電力の供給を受けるシ
ステムがある。このようなシステムにおいては、電源を
接続している状態で、該システムを動作させるためのス
イッチのオン／オフによって該メモリ等の内容が破壊さ
れることはないが、バッテリ交換や、電源断によって、
上記の４１続的な電力の供給が途切れると、この後、再
び電源を接続して電力の供給を開始した後、最初にスイ
ッチをオンとしたときには、該システムを動作させる前
に、上記のメモリ等を初期化する必要がある。そのため
、システムを動作させるスイッチをオンとしたときが、
該システムに電力を供給する電源を接続した後の最初の
スイッチ・オンであるのか、あるいは、２度目以降であ
るのかを検出することが必要となる。

〔従来の技術、および発明が解決しようとする課題〕

従来、システムを動作させるスイッチをオンとしたとき
が、該システムに電力を供給する電源を接続した後の最
初のスイッチ・オンであるのか、あるいは、２度目以降
であるのかを検出する、いいかえれば、スイッチ・オン
時に該システムを初期化する必要があるか否かを検出す
るために、メモリの所定のアドレスに特定のデータを予
め書き込んでおいて、スイッチ・オンの度に、このデー
タを読み取って該特定のデータに変化があるか否かを検
出していた。しかしながら、このような方法は、信鎖度
が低いという問題がある。

本発明は上記の問題点に鑑み、なされたもので、システ
ムのスイッチ・オン時に該スイッチ・オンが電源接続後
の最初のスイッチ・オンか否かを確実に検出する初期電
源投入検出回路を提供することを目的とするものである
。

〔課題を解決するための手段〕

第１図は本発明の基本構成図である。本図において、１
は電源レベル出力手段、そして、２は電源レベル立ち上
がり検出手段である。

電源レベル出力手段１は、システムに電力を供給する電
源■８のレベルを、該電力の供給開始後の該システムの
最初のスイッチ・オンの時点から該電力の供給が断とな
るまで出力する。電源レベル立ち上がり検出手段２は、
該電源レベル出力手段１の出力の立ち上がりを検出して
初期電源投入検出信号として出力する。

〔作　用〕

電源レベル出力手段１の出力は、電Ｒｖｍからの電力の
供給開始後の該システムの最初のスイッチ・オンの時点
において立ち上がる。したがって、該最初のスイッチ・
オンの時点において電源レベル立ち上がり検出手段２は
、該立ち上がりを検出して初期電源投入検出信号を出力
する。２度目以降のスイッチ・オンあるいはオフに対し
ては、電源レベル出力手段１の出力は変化しないので、
電源レベル立ち上がり検出手段２からは初期電源投入検
出信号は出力されない。こうして、電源■８からの電力
の供給開始後の該システムの最初のスイッチ・オンと２
度目以降のスイッチ・オンとが区別される。

〔実施例〕 第２図は本発明の初期電源投入検出回路の実施例の構成
を示す図である。第２図において、１０および２０はＤ
フリップ・フロップ回路、３０はマイクロコンピュータ
、１１は第２図の初期電源投入検出回路を用いるシステ
ムを動作させるためのスイッチ、もしくは、該スイッチ
に連動するスイッチである。そして、ｖ３は該システム
に電力を供給する電源であり、ＶＳＷは上記スイッチ１
１が閉のときオンとなる電源である。

Ｄフリップ・フロップ回路１０のデータ入力端子りには
電源■３のレベルが印加され、エッジ・トリガ入力端子
にはスイッチ１１のオンに応じて電源■３のレベルが印
加され、負論理入力のクリア入力端子には該電源■８の
レベルが底下したときに有効となる信号ＣＬＲ，が印加
される。信号ＣＬＲ，は、負論理の信号であって、電源
ｖ３とアースとの間に抵抗１２およびコンデンサ１３を
直列に接続した構成により、システムに該電源■８が接
続された時点より所定の時定数をもって立ち上がり、該
電源Ｖ、が断となったときは、該所定の時定数をもって
立ち下がる。したがって、Ｄフリップ・フロップ回路１
ｏは、電源■、が何らかの原因によって瞬断しても直ち
にはクリアされない。こうして、Ｄフリップ・フロップ
回路１０のＱ出力は、システムに電力を供給する電源■
８のレベルを、該電力の供給開始後の該システムの最初
のスイッチ・オンの時点から該電力の供給が断となるま
で出力する。すなわち、以上の構成は、第１図の電源レ
ベル出力手段ｌに対応する。

Ｄフリップ・フロップ回路２ｏは、データ入力端子に電
源７口のレベルを印加し、エッジ・トリガ入力端子には
上記Ｄフリップ・フロップ回路１０のＱ出力を印加する
。そして、負論理入力となっているクリア入力端子には
他からのリセット信号ＣＬＲ，を受ける。したがって、
Ｄフリップ・フロップ回路２０の百出力は、該Ｄフリッ
プ・フロップ回路１０のＱ出力の立ち上がり、すなわち
、第１図の電源レベル出力手段ｌの出方の立ち上がりに
応じて立ち下がり、リセット信号に応じて立ち上がる。

よって、Ｄフリップ・フロップ回路２０は、第１図の電
源レベル立ち上がり検出手段２に対応し、“Ｌ”レベル
の百出力が前記初期電源投入検出信号となる。

上記Ｄフリップ・フロップ回路２ｏの百出力は、抵抗２
１．２２および２４、そして、トランジスタ２３からな
る構成によってマイクロコンビ１−タ３０に初期電源投
入検出信号として入力される。

マイクロコンピュータ３０は、該初期電源投入検出信号
を受けると、直ちに該Ｄフリップ・フロップ回路２０に
対してリセット信号を出力し、且つ、自システムを初期
化する。該リセット信号は、抵抗３１．３２および３４
、そして、トランジスタ３３からなる構成を経て、Ｄフ
リップ・フロップ回路２０のクリア入力端子に有効な信
号ＣＬＲ。

とじて印加され、該Ｄフリップ・フロップ回路２０はリ
セットされ、百出力は“Ｈルベルに戻る。

第３図は第２図の構成のタイミング図である。

第３図において、時刻Ｅｌにおいて電源■３がシステム
に電力を供給し始めると、第２図のＤフリップ・フロッ
プ回路１０のクリア人力ＣＬＲ□は、前記の所定の時定
数をもって立ち上がる。その後、時刻ｔ２において、電
源Ｖｌがシステムに電力を供給し始めてから最初にシス
テムのスイッチがオンとされると、第３図で５ＷＩＩで
示されるＤフリップ・フロップ回路１０のエッジ・トリ
ガ入力は立ち上がり、これに応じて、第３図でＦＦｌ０
で示される該Ｄフリップ・フロップ回路１ｏのＱ出力は
立ち上がり、該Ｑ出力をエッジ・トリガ入力とするＤフ
リップ・フロップ回路２ｏの百出力は立ち下がる。該立
ち下がったＤフリップ・フロップ回路２０の百出力は、
前記の構成を経て、初期電源投入検出信号としてマイク
ロコンピュータ３０に印加される。マイクロコンピュー
タ３ｏは該初期電源投入検出信号を受けると、自システ
ムを初期化するとともに、該Ｄフリップ・フロップ回路
２０に対してリセット信号を出力する（時刻（３）。こ
れに応じて、該Ｄフリップ・フロップ回路２０はリセッ
トされる。　　　　　−この後、時刻ｔ４にて前記のシ
ステムのスイッチはオフとされ、さらに時刻ｔ、におい
て該スイッチは再びオンとされるが、Ｄフリップ・フロ
ップ回路１０の出力には無関係である。したがって、Ｄ
フリップ・フロップ回路２０の出力は有効にはならない
０時刻ｔ、において電源■１からの電力供給が断となる
と、Ｄフリップ・フロップ回路１０の出力は前述の所定
の時定数をもって立ち上がる信号ＣＬＲＩによってリセ
ットされる。

以上述べたように、第２図の構成によれば、電源■３か
らの電力の供給開始後のシステムの最初のスイッチ・オ
ンの時点が検出され、マイクロコンピュータ３０は、こ
のときに、自システムを初期化すべきことを認識する。

〔発明の効果〕

本発明の初期電源投入検出回路によれば、装置のスイッ
チ・オン時に該スイッチ・オンが電源接続後の最初のス
イッチ・オンか否かを確実に検出することができる。

【図面の簡単な説明】

第１図は本発明の基本構成図、 第２図は本発明の実施例の構成図、そして第３図は第２
図の構成のタイミング図である。 〔符号の説明〕 ｌ・・・電源レベル出力手段、 ２・・・電源レベル立ち上がり検出手段、１０．２０・
・・Ｄフリップ・フロップ回路、３０・・・マイクロコ
ンピュータ。

Claims (1)

1. 【特許請求の範囲】 １、システムに電力を供給する電源（Ｖ＿Ｂ）のレベル
   を、該電力の供給開始後の該システムの最初のスイッチ
   ・オンの時点から該電力の供給が断となるまで出力する
   電源レベル出力手段（１）と、該電源レベル出力手段（
   １）の出力の立ち上がりを検出する電源レベル立ち上が
   り検出手段（２）とを有してなることを特徴とする初期
   電源投入検出回路。 ２、前記電源レベル出力手段（１）は、データ入力端子
   に前記電源（Ｖ＿Ｂ）のレベルを印加し、エッジ・トリ
   ガ入力端子には前記スイッチ・オンに応じて立ち上がる
   信号を印加し、クリア入力端子には該電源（Ｖ＿Ｂ）の
   レベルが低下したときに有効となる信号を印加するフリ
   ップ・フロップ回路（１０）を有する請求項１記載の初
   期電源投入検出回路。 ３、前記クリア入力端子に印加される信号は、前記電源
   （Ｖ＿Ｂ）のレベルの変化に対して所定の時定数をもっ
   て追従する請求項２記載の初期電源投入検出回路。 ４、前記電源レベル立ち上がり検出手段（２）は、デー
   タ入力端子に前記電源（Ｖ＿Ｂ）のレベルを印加し、エ
   ッジ・トリガ入力端子には前記電源レベル出力手段（１
   ）の出力を印加し、クリア入力端子には該電源レベル立
   ち上がり検出手段（２）自身の有効な出力に対する他か
   らの応答信号を印加するフリップ・フロップ回路（２０
   ）を有する請求項１〜３のいずれかに記載の初期電源投
   入検出回路。