JPH0365828A - リセット装置 - Google Patents
リセット装置Info
- Publication number
- JPH0365828A JPH0365828A JP1201962A JP20196289A JPH0365828A JP H0365828 A JPH0365828 A JP H0365828A JP 1201962 A JP1201962 A JP 1201962A JP 20196289 A JP20196289 A JP 20196289A JP H0365828 A JPH0365828 A JP H0365828A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- battery
- voltage
- reset
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、無線呼出用受信装置等に利用するリセット装
置に関する。
置に関する。
従来の技術
第３図は、無線呼出用受信装置等に利用する従来のリセ
ット装置を示している。
ット装置を示している。
第３図において、１は、システム２に電源電力を供給す
るための電池、３は、電池１からシステム２に対する電
源電力をオン、オフするための電源スィッチ、Ｒは、ス
イッチ１とシステム２のリセット信号入力端子の間に接
続された抵抗、Ｃは、一端が抵抗Ｒとシステム２のリセ
ット信号入力端子の間に接、続され、他端が接地された
コンデンサである。
るための電池、３は、電池１からシステム２に対する電
源電力をオン、オフするための電源スィッチ、Ｒは、ス
イッチ１とシステム２のリセット信号入力端子の間に接
続された抵抗、Ｃは、一端が抵抗Ｒとシステム２のリセ
ット信号入力端子の間に接、続され、他端が接地された
コンデンサである。
次に上記従来例の動作を説明する。
第３図において、スイッチ３がオンになると、電池１の
電源電力がシステム２に供給されるとともに、抵抗Ｒと
コンデンサＣにより構成される時定数回路により、電池
１からの電流が所定の時間の後にハイレベルになり、シ
ステム２がリセットされる。
電源電力がシステム２に供給されるとともに、抵抗Ｒと
コンデンサＣにより構成される時定数回路により、電池
１からの電流が所定の時間の後にハイレベルになり、シ
ステム２がリセットされる。
したがって、上記従来例によれば、電池１の電源がシス
テム２に投入されると、電池１からの電流と時定数回路
によりシステム２をリセットすることができる。
テム２に投入されると、電池１からの電流と時定数回路
によりシステム２をリセットすることができる。
発明が解決しようとする課題
しかしながら、上記従来のリセット回路では、単一の電
源系（電池１）によりリセットするので、電池１の出力
電圧を直接に電源とする回路と、電池１の出力電圧を昇
圧して電源とする回路がある場合、電池１の電圧が瞬断
したり、昇圧された電圧が過負荷により低下すると、シ
ステム２全体をリセットすることができず、システム２
が暴走するという問題点がある。
源系（電池１）によりリセットするので、電池１の出力
電圧を直接に電源とする回路と、電池１の出力電圧を昇
圧して電源とする回路がある場合、電池１の電圧が瞬断
したり、昇圧された電圧が過負荷により低下すると、シ
ステム２全体をリセットすることができず、システム２
が暴走するという問題点がある。
本発明は上記従来の問題点に鑑み、異なる電源系の電圧
の変動にかかわらず、確実にリセット信号を出力するこ
とができるリセット装置を提供することを目的とする。
の変動にかかわらず、確実にリセット信号を出力するこ
とができるリセット装置を提供することを目的とする。
課題を解決するための手段
本発明は上記目的を達成するために、電池の出力電圧を
昇圧する回路と、この昇圧された電圧の低下を検出する
回路と、時定数回路の出力信号とこの検出信号の論理和
信号によりリセット信号を出力する回路を備えたもので
ある。
昇圧する回路と、この昇圧された電圧の低下を検出する
回路と、時定数回路の出力信号とこの検出信号の論理和
信号によりリセット信号を出力する回路を備えたもので
ある。
作用
本発明は上記構成により、電池の出力電圧を直接電源と
する回路と、電池の出力電圧を昇圧して電源とする回路
がある場合、いずれの回路もリセットすることができ、
したがって、異なる電源系の電圧の変動にかかわらず、
確実にリセット信号を出力することができる。
する回路と、電池の出力電圧を昇圧して電源とする回路
がある場合、いずれの回路もリセットすることができ、
したがって、異なる電源系の電圧の変動にかかわらず、
確実にリセット信号を出力することができる。
実施例
以下、図面を、参照して本発明の詳細な説明する。第１
図は、本発明に係るリセット装置の一実施例を示すブロ
ック図、第２図は、第１図のリセット装置の主要信号を
示すタイミングチャートである。
図は、本発明に係るリセット装置の一実施例を示すブロ
ック図、第２図は、第１図のリセット装置の主要信号を
示すタイミングチャートである。
第１図に°おいて、１１は、電源となる電池、１２は、
電池ｌの電圧（信号Ｓ、）を昇圧するＤＣ／ＤＣＣ／式
−タ、１３は、ＤＣ／ＤＣＣ／式−タ１２により昇圧さ
れた電圧（信号Ｓ２ ）を電源として動作する中央処
理装置（ＣＰＵ）、１４は、ＤＣ／ＤＣＣ／式−タ１２
により昇圧された電圧（信号ＳＲ）の低下を検出する電
圧検出器であり、電圧検出器１４は、例えばＣＰＵ１３
内のランダムアクセスメモリ（ＲＡＭ）がデータを保持
することができない電圧を検出し、その検出信号Ｓｓを
論理和回路１５の一方の反転入力端子に出力する。
電池ｌの電圧（信号Ｓ、）を昇圧するＤＣ／ＤＣＣ／式
−タ、１３は、ＤＣ／ＤＣＣ／式−タ１２により昇圧さ
れた電圧（信号Ｓ２ ）を電源として動作する中央処
理装置（ＣＰＵ）、１４は、ＤＣ／ＤＣＣ／式−タ１２
により昇圧された電圧（信号ＳＲ）の低下を検出する電
圧検出器であり、電圧検出器１４は、例えばＣＰＵ１３
内のランダムアクセスメモリ（ＲＡＭ）がデータを保持
することができない電圧を検出し、その検出信号Ｓｓを
論理和回路１５の一方の反転入力端子に出力する。
ここで、ＤＣ／ＤＣＣ／式−タ１２により昇圧された電
圧を電源とする回路をＣＰＵ側電源系という。
圧を電源とする回路をＣＰＵ側電源系という。
Ｒは、電池■１と論理和回路ＩＳの他方の入力端子の間
に接続された抵抗、Ｃは、一端が電池１１と論理和回路
１５の他方の反転入力端子の間に接続され、他端が接地
されたコンデンサ、Ｇｏは、電池１１の電圧が瞬断した
場合のバックアップ用コンデンサである。
に接続された抵抗、Ｃは、一端が電池１１と論理和回路
１５の他方の反転入力端子の間に接続され、他端が接地
されたコンデンサ、Ｇｏは、電池１１の電圧が瞬断した
場合のバックアップ用コンデンサである。
論理和回路１５の出力端子は、デコーダ１６のリセット
信号入力端子に接続され、デコーダ１６は、電池１１の
電圧を電源として動作するとともに、論理和回路１５か
らのリセット信号によりＣＰＵ１３をリセットする。
信号入力端子に接続され、デコーダ１６は、電池１１の
電圧を電源として動作するとともに、論理和回路１５か
らのリセット信号によりＣＰＵ１３をリセットする。
ここで、電池１１の電圧を電源とする回路をデコーダ側
電源系という。
電源系という。
次に、第２図を参照して上記実施例の動作を説明する。
先ず、電池１がセットされると、論理和回路１５の出力
信号ＳｓによりＣＰＵ１３がリセットされ（状態ａ）、
次いで時定数回路（Ｒ，Ｃ）の出力信号Ｓ４ （デコ
ーダ側電源系）と電圧検出器１４の出力信号Ｓ、（ＣＰ
Ｕ側電源系）が共に立ち上がると、論理、和回路１５の
出力信号Ｓ５がロウレベルとなる。
信号ＳｓによりＣＰＵ１３がリセットされ（状態ａ）、
次いで時定数回路（Ｒ，Ｃ）の出力信号Ｓ４ （デコ
ーダ側電源系）と電圧検出器１４の出力信号Ｓ、（ＣＰ
Ｕ側電源系）が共に立ち上がると、論理、和回路１５の
出力信号Ｓ５がロウレベルとなる。
この状態において、電池１１の電圧が瞬断した場合、時
定数回路（Ｒ，Ｃ）によりその出力信号Ｓ４が完全にロ
ウレベルにならないので、ＣＰＵ１３はリセ°ットされ
ない（状態ｂ）。
定数回路（Ｒ，Ｃ）によりその出力信号Ｓ４が完全にロ
ウレベルにならないので、ＣＰＵ１３はリセ°ットされ
ない（状態ｂ）。
また、ＤＣ／ＤＣＣ／式−タ１２により昇圧された電圧
（信号Ｓ２ ）が過負荷により瞬間的に低下し、電圧検
出器１４の検出信号Ｓ３がロウレベルになると、論理和
図￥１１５の出力信号ｓ６がハイレベルとなり、ＣＰＵ
１３かリセットされる（状態Ｃ）。
（信号Ｓ２ ）が過負荷により瞬間的に低下し、電圧検
出器１４の検出信号Ｓ３がロウレベルになると、論理和
図￥１１５の出力信号ｓ６がハイレベルとなり、ＣＰＵ
１３かリセットされる（状態Ｃ）。
さらに、電池１の電圧が低下してデコーダ側電源系の電
圧が低下し、時定数回路（Ｒ，Ｃ）の出力信号Ｓ４のみ
がロウレベルになると、ＣＰＵ１３がリセットされる（
状態ｄ）。
圧が低下し、時定数回路（Ｒ，Ｃ）の出力信号Ｓ４のみ
がロウレベルになると、ＣＰＵ１３がリセットされる（
状態ｄ）。
したがって、上記実施例によれば、ＣＰＵ側電渡糸とデ
コーダ側電源系の電圧で動作するシステムの場合、それ
ぞれの電圧が所定のレベルを下回っても確実にリセット
することができる。
コーダ側電源系の電圧で動作するシステムの場合、それ
ぞれの電圧が所定のレベルを下回っても確実にリセット
することができる。
発明の詳細
な説明したように、本発明は、電池の出力電圧を昇圧す
る回路と、この昇圧された電圧の低下を検出する回路と
、時定数回路の出力信号とこの検出信号の論理和信号に
よりリセット信号を出力する回路を備えたので、電池の
出力電圧を直接電源とする回路と、電池の出力電圧を昇
圧して電源とする回路がある場合、いずれの回路もリセ
ットすることができ、したがって、異なる電源系の電圧
の変動にかかわらず、確実にリセット信号を出力するこ
とができる。
る回路と、この昇圧された電圧の低下を検出する回路と
、時定数回路の出力信号とこの検出信号の論理和信号に
よりリセット信号を出力する回路を備えたので、電池の
出力電圧を直接電源とする回路と、電池の出力電圧を昇
圧して電源とする回路がある場合、いずれの回路もリセ
ットすることができ、したがって、異なる電源系の電圧
の変動にかかわらず、確実にリセット信号を出力するこ
とができる。
第１図は、本発明に係るリセット装置の一実施例を示す
ブロック図、第２図は、第１図のリセット装置の主要信
号を示すタイミングチャート、第３図は、従来のリセッ
ト装置を示すブロック図である。 １１・・・電池、１２・・・ＤＣ／ＤＣコンバータ、１
３・・・中央処理装置（ＣＰＵ）、１４９．・電圧検出
器、１５・・・論理和回路、１６・・・デコーダ、Ｒ・
・・抵抗、Ｃ・・・コンデーンサ。
ブロック図、第２図は、第１図のリセット装置の主要信
号を示すタイミングチャート、第３図は、従来のリセッ
ト装置を示すブロック図である。 １１・・・電池、１２・・・ＤＣ／ＤＣコンバータ、１
３・・・中央処理装置（ＣＰＵ）、１４９．・電圧検出
器、１５・・・論理和回路、１６・・・デコーダ、Ｒ・
・・抵抗、Ｃ・・・コンデーンサ。
Claims (1)
- 電池に接続された時定数回路と、前記電池の出力電圧を
昇圧する回路と、前記昇圧回路により昇圧された電圧の
低下を検出する回路と、前記時定数回路の出力信号と前
記検出回路の検出信号の論理和信号によりリセット信号
を出力する回路とを有するリセット装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201962A JPH0365828A (ja) | 1989-08-02 | 1989-08-02 | リセット装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1201962A JPH0365828A (ja) | 1989-08-02 | 1989-08-02 | リセット装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0365828A true JPH0365828A (ja) | 1991-03-20 |
Family
ID=16449650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1201962A Pending JPH0365828A (ja) | 1989-08-02 | 1989-08-02 | リセット装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0365828A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008106148A (ja) * | 2006-10-25 | 2008-05-08 | Bridgestone Corp | ランフラットタイヤ用ゴム組成物及びそれを用いたランフラットタイヤ |
-
1989
- 1989-08-02 JP JP1201962A patent/JPH0365828A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008106148A (ja) * | 2006-10-25 | 2008-05-08 | Bridgestone Corp | ランフラットタイヤ用ゴム組成物及びそれを用いたランフラットタイヤ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| US5734204A (en) | Backup apparatus | |
| US5550729A (en) | Power sequencing control | |
| KR910019050A (ko) | 반도체 기억장치 | |
| JPH0365828A (ja) | リセット装置 | |
| EP0661714A1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP3354413B2 (ja) | 電子回路のバックアップ電圧検出装置 | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JPS63315962A (ja) | 電源断検出回路 | |
| JPH02114827A (ja) | バックアップ電源装置 | |
| JP3507164B2 (ja) | 電子機器類の電源供給回路 | |
| KR0159407B1 (ko) | 마이콤 정전 감지 장치 | |
| JPS6234082A (ja) | 蓄電池の残容量検出回路 | |
| JPS62103718A (ja) | 給電検出回路 | |
| JPH0251717A (ja) | メモリの電源バックアップ回路 | |
| JPS60150288A (ja) | 半導体メモリのバツクアツプ装置 | |
| JPH0363764B2 (ja) | ||
| JPH01201711A (ja) | 初期電源投入検出回路 | |
| JPS6395825A (ja) | バツクアツプ電源回路 | |
| JPH0229117A (ja) | リセット回路 | |
| JPS62191839A (ja) | 強負荷制御方式 | |
| JP3000824B2 (ja) | 電圧検出回路 | |
| JPS6253138A (ja) | 蓄電池予備電源回路 | |
| JPH03245215A (ja) | メモリカード | |
| JPS5933539U (ja) | プログラマブルコントロ−ラ |