JPH01201972A - 発光素子駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル光通信における発光素子駆動回
路、特に光出力波形の立上がり、立下がり時間の短縮化
を行うことのできる発光素子駆動回路に関するものであ
る。

（従来の技術） 第４図は、例えば昭和６２年電子情報通信学会創立７０
周年記念総合全国大会２３９７．’１２５Ｍ　ｂ／ｓ伝
送用光送受信器Ｊ、１０−２７５頁に示されている従来
の発光素子駆動回路を示すもので、図中、（１）はノア
ゲート、（２）は第１のトランジスタ、（３）は第２の
トランジスタ、（４）は第３のトランジスタ、（５）は
第４のトランジスタ、（６）は第１の定電流源、（７）
は第２の定電流源、（８）は結合コンデンサ、（９）は
抵抗、（１０）は発光素子、（１１）は負電源である。

第５図は、第４図に示された発光素子駆動回路の各部波
形図てあり、図中、（１２）は第１のトランジスタ（２
）のコレクタ電流波形、（１３）は総合コンデンサ（８
）を流れる電流波形、（１４）は発光素子（１０）の駆
動電流波形である。

従来の発光素子駆動回路は上記のように構成され、変調
信号はノアゲート（１）に人力され、正相・逆相の変調
信号に変換された後、第１のトランジスタ（２）、第３
のトランジスタ（４）およひ第２のトランジスタ（３）
、Ｍ４のトランジスタ（５）のベースに入力される。第
１のトランジスタ（２）、第２のトランジスタ（３）お
よび第１の定電流源（６）は電流切換回路を構成し、第
１のトランジスタ（２）のコレクタ電流波形（１２）か
得られる。

また第３のトランジスタ（４）、第４のトランジスタ（
５）および第２の定電流源（７）は電流切換回路を構成
し、抵抗（９）と結合コンデンサ（８）との微分特性に
より、結合コンデンサ（８）を流れる電流波形（１３）
が得られる。さらに、発光素子（１ｏ）には、第１のト
ランジスタ（２）のコレクタ電流波形（１２）と結合コ
ンデンサ（８）を流れる電流波形（１３）との和とし、
て駆動電流波形（１４）か流れる。結合コンデンサ（８
）を流れる電流波形（１３）は、発光素子（１０）の光
出力の立上がり時に、定常状態より大きな電流を流すこ
とにより、立上がり時間を短縮し、光出力の立上がり時
に発光素子（１０）に電流を供給して発光素子（１０）
の蓄積電荷を吸収し、光出力の立上がり時間を短縮する
効果を有する。発光素子（１０）の光出力の立下がり時
にも、同様の理由により光出力の立下がり時間を短縮す
る効果を有している。

（発明か解決しようとする課題） 上記のような従来の発光素子駆動回路ては、抵抗（９）
と結合コンデンサ（８）との微分特性により発生する電
（嵐を光出力の立上がり時と立下がり時とにおいて加え
ることにより、光出力波形の立上がり時間、立下がり時
間の短縮化を行なっているが、抵抗（９）と結合コンデ
ンサ（８）との微分特性は、発光素子（１０）のインピ
ータンスが充分小さい場合にしか理想的な動作かできな
い。

ところが実際の光出力の立上がり時、立下がり時には、
発光素子（ｌＯ）のインピーダンスが大きいため、結合
コンデンサ（８）に流れる電流波形（１３）のピーク値
を充分大きくすることがてきず、光出力の立上がり、立
下がり時間の短縮効果が不充分であるという課題かあっ
た。

この発明は、かかる課題を解決するためになされたもの
で、発光素子のインピータンスが大きい場合でも、光出
力の立上がり、立下がり時間を充分短縮することがてき
る発光素子駆動回路を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る発光素子駆動回路は、ゲートに変調信号
か人力される電界効果トランジスタ（以下ＦＥＴ）と、
このＦＥＴのドレインと発光素子のカソードとの間に接
続された抵抗・コンデンサの並列回路と、第１の端子が
発光素子のカソードと上記並列回路との間に接続される
とともに、第２の端子か上記発生素子のアノード電位以
上の任意の電位を有する電源に接続され、上記変調信号
又はその反転信号が制御信号として入力される３端子ス
イッチとを設けるようにしたものである。

（作用） この発明においては、ＦＥＴのドレインと発光素子のカ
ソードとの間に接続される抵抗・コンデンサの並列回路
により、光出力の立上がり時に発光素子駆動電流にサグ
電流を発生させて光出力波形の立上がり時間を短縮し、
光出力の立下がり時には、制御信号により３端子スイッ
チの第１の端子と第２の端子との間を導通状態とし、発
光素子の蓄積電荷を放電させることにより光出力波形の
立下がり時間を短縮する。

〔実施例〕

第１図はこの発明の一実施例を示すもので、図中、第４
図と同一符号は同−又は相当部分を示す。（１５）はＦ
ＥＴ　、（１６）は抵抗、（１７）はこの抵抗（１６）
とともに並列回路を構成するコンデンサ、（１８）は３
端子スイッチ、（１９）はこの３端子スイッチ（１８）
の第１の端子、（２０）は３端子スイッチ（１８）の第
２の端子、（２１）は上記ＦＥＴ　（１５）のゲート入
力端子、（２２）は上記３端子スイッチ（１８）の制御
信号入力端子である。

第２図は、第１図に示した発光素子駆動回路の各部波形
図であり、図中、（２３）は上記ゲート入力端子（２１
）に入力される変調信号、（２４）は上記ＦＥＴ（１５
）のソース電位、（２５）はＦＥＴ　（１５）のドレイ
ン・ソース間抵抗値の波形、（２６）は上記制御信号入
力端子（２２）に制御信号として人力される反転変調信
号、（２７）は発光素子（１０）の駆動電流波形である
。

上記のように構成された発光素子駆動回路において、変
調信号（２３）は、ＦＥＴ　（１５）のゲート入力端子
（２１）に人力され、また反転変調信号（２６）は、制
御信号入力端子（２２）に人力される。変調信号（２３
）の高レベルｖＨと低レベルｖＬおよび負電源（１１）
から供給されるＦＥＴ　（１５）のソース電位ｖｓは、
以下に示す関係式を満たす。

ＶＬ＜　ＶＳ　　Ｖｔｈ　　　　　　　　　　　　　　
　・＝　（１）ｖｌｌ＞ｖ、　　　　　　　　　　　　
　　　・・・（２）但し、Ｖｔｈ：ＦＥＴ（１５）閾値
電圧上記（１）式、（２）式より、ＦＥＴ　（１５）は
飽和スイッチング動作を行ない、ＦＥＴ　（１５）のド
レイン・ソース間抵抗は変調信号（２３）が高レベルｖ
Ｈのときは数Ω、低レベルＶ、のときは数百Ωとなり、
第２図に示すようなＦＥＴ　（Ｉｓ）のドレイン・ソー
ス間抵抗値の波形（２５）か得られる。ＦＥＴ　（１５
）は多数キャリアデバイスであり、ドレイン・ソース間
抵抗のスイッチは急峻に行なわれる。

３端子スイッチ（１８）は、反転変調信号（２６）か高
レベルのとき第１の端子（１９）と第２の端子（２０）
とが導通、反転変調信号（２６）が低レベルのとき第１
の端子（１９）と第２の端子（２０）とが遮断状態とな
るよう動作する。

変調信号（２３）が高レベルｖＨの期間Ｔ□、Ｔ３（第
２図参照）には、ＦＥＴ　（１５）のドレイン・ソース
間抵抗は非常に小さくなり、ＦＥＴ　（１５）のドレイ
ンにはソース電位Ｖ８が発生し、３端子スイッチ（１８
）は遮断状態であるので、抵抗（１６）とコンデンサ（
１７）と　　　゛の並列回路および発光素子（１０）に
のみ電流が流れる。抵抗（１６）とコンデンサ（１７）
との並列回路のインピータンスは、高域通過特性を有す
るので、発光素子（１０）の駆動電流波形（２７）の立
上がり時にはピーキングが発生し、発光素子（１０）の
光出力の立上がり時間を短縮する。

変調信号（２３）か低しヘル覧の期間Ｔ２．Ｔ４　　（
第２図参照）には、ＦＥＴ　（１５）のドレイン・ソー
ス間抵抗は数百Ωとなり、３端子スイッチ（１８）は導
通状態となるため、抵抗（１６）とコンデンサ（１７）
との並列回路およびＦＥＴ　（１５）のドレイン・ソー
ス間にはほとんど電流は漬れず、発光素子（１０）と３
端子スイッチ（１８）の経路を通じて発光素子（１０）
の蓄積電荷か放電される。発光素子（１０）の駆動電流
波形（２７）の立下がり時には、消光する側にサグ電流
が流れることになり、発光素子（１０）の光出力の立下
がり時間が短縮される。

しかして、発光素子（１０）の立上がりは、抵抗（１６
）とコンデンサ（１７）との並列回路の高域通過特性に
より高速化され、また発光素子（１０）の立下がりは、
３端子スイッチ（１８）で発光素子（１０）の蓄積電荷
を放電することにより高速化される。

また、従来の発光素子駆動回路で用いられていた電流切
換回路は、変調信号のパターンによらず常時発光素子駆
動電流のピーク値と同じ電流が消費されるが、この実施
例の発光素子駆動回路では、発光素子（１０）か発光状
態にあるときのみ電流か消費されるので、大幅な低消費
電力化が可能となる。

第３図はこの発明の他の実施例を示すものて、上記実施
例における３端子スイッチ（１８）をＦＥＴ（２８）で
構成するようにしたものである。すなわち、反転変調信
号（２６）が制御信号として入力される制御信号入力端
子（２２）には、ＦＥＴ　（２８）のゲートか接続され
、また３端子スイッチ（１８）の第１の端子（１９）に
はＦＥＴ　（２８）のソースが接続され、さらに３端子
スイッチ（１８）の第２の端子（２０）には、ＦＥＴ（
２８）のドレインが接続されている。

以上の構成において、反転変調信号（２６）の高レベル
■°、、低しヘルｖ′、は、以下の関係式を満たす。

Ｖ’Ｈ＝　Ｏ（ＧＮＤレベル）　　　　　　・・・（３
）Ｖｓ　ｍｉｎ　　ｖ’、　＞　Ｖｔｈ　　　　　　　
　　　−（４）但し、ＶＳｍｌｎ：発光素子（１０）の
カソード電位の最小値 ｖｔｈＦＥＴ（２８）ノ闇値電圧 上記（４）式は、発光素子（１０）の光出力オン時にＦ
ＥＴ　（２８）がオフ状態にあり、発光素子（１０）の
駆動電流がすべて発光素子（１０）に流れるための条件
式ところで、ＧａＡｓ系、Ｉｎｐ系発光素子においては
、ＶＳｍｉ。は−１６〜−２，０（Ｖ）程度であり、反
転変調信号（２６）の振幅は２〜３（ｖ）程度必要とな
る。上記（３）式、（４）式より、ＦＥＴ　（２８）は
飽和スイッチング動作を行ない、反転変調信号（２６）
が高レベルＶ′□のとき数Ω、低レベルｖ′、のとき数
百Ωとなり、はぼ理想的な３端子スイッチとして動作す
る。発光素子（１０）の光出力の立下がり時間は、発光
素子（１０）の接合容量ＣｔｌとＦＥＴ　（２８）のオ
ン抵抗γＤＳＯＮとで決定され、オン抵抗γＤＳＯＮは
、上記のとおり数Ωてあり、充分高速化が可能となる。

また、ＦＥＴとしてＧａＡｓＭＥＳＦＥＴを用いること
により、ＦＥＴのドレイン・ソース間抵抗値の波形（２
５）の立上がり、立下がり時間は３００　（Ｐ　５ｅｃ
）程度となり、ＩＧｂ／ｓ程度の変調か可能となり、高
速化にも適している。

なお、上記両実施例では、３端子スイッチ（１８）の第
２の端子（２０）を発光素子（１０）のアノードと同電
位のＧＮＤレベルに接続する場合を示したが、発光素子
（ｌＯ）のアノード電位以上の任意の電位に接続しても
同様の効果が期待てきる。

また、上記両実施例では、制御信号として発光素子（１
０）の変調信号の反転信号を用いる３端子スイッチ（１
８）について示したが、変調信号と同相の信号を制御信
号として用いるタイプの３端子スイッチを用いても同様
の効果が得られる。

〔発明の効果〕

この発明は以上説明したとおり、ＦＥＴと、抵抗・コン
デンサの並列回路と、３端子スイッチとで駆動回路を構
成するようにしているので、発光素子のインピーダンス
が大きい場合でも、光出力の立上がり、立下がり時間を
充分短縮することができ、また大幅な低消費電力化を図
ることができる等の効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る発光素子駆動回路を
示す回路図、第２図は第１図に示す回路の各部波形図、
第３図はこの発明の他の実施例を示す第１図相当図、第
４図は従来の発光素子駆動回路を示す回路図、第５図は
第４図に示す発光素子駆動回路の各部波形図である。 （１０）・・・発光素子、（１５）、（２８）・・・Ｆ
ＥＴ　、（１Ｂ）・・・抵抗、（１７）・・・コンデン
サ、（１８）・・・３端子スイッチ、（１９）・・・第
１の端子、（２０）・・・第２の端子、（２１）・・・
ゲート入力端子、（２２）・・・制御信号入力端子。 なお、各図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　ゲートに変調信号が入力される電界効果トランジスタ
   と、このＦＥＴのドレインと発光素子のカソードとの間
   に接続された抵抗・コンデンサの並列回路と、第１の端
   子が発光素子のカソードと上記並列回路との間に接続さ
   れるとともに、第２の端子が上記発光素子のアノード電
   位以上の任意の電位を有する電源に接続され、上記変調
   信号又はその反転信号が制御信号として入力される３端
   子スイッチとを具備することを特徴とする発光素子駆動
   回路。