JPH01202005A - 切換回路 - Google Patents
切換回路Info
- Publication number
- JPH01202005A JPH01202005A JP63026121A JP2612188A JPH01202005A JP H01202005 A JPH01202005 A JP H01202005A JP 63026121 A JP63026121 A JP 63026121A JP 2612188 A JP2612188 A JP 2612188A JP H01202005 A JPH01202005 A JP H01202005A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- differential amplifier
- emitters
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はＮＰＮおよびＰＮＰの差動増幅器を用いて構
成される切換回路に関するものである。
成される切換回路に関するものである。
従来の技術
２種類以上のアナログ信号をパルス信号によって切り換
え、適当な信号を取り出すアナログスイッチは、たとえ
ば、第３図の回路構成が知られている。この回路は、非
飽和型の切換回路で、テレビジョンセットの外部入力端
子から入力される赤・緑・青の３色の文字信号と、映像
信号とを切り換えるのに主に使用される高速切換回路で
ある。ＰＮＰ ）ランリスタ１６，１７はミラー回路を
形成し、ＮＰＮトランジスタ１８．１９で構成される差
動アンプの能動負荷となっている。出力信号はＮＰＮ）
ランリスタ２６で形成されるエミッタフォロアで出力さ
れる。入力信号の切り換えはＮＰＮトランジスタ２４．
−２５の差動アンプでなされ、入力端子３．４には極性
の反転したスイッチング信号が入力される。または、３
，４どちらかの入力端子は適当なりＣバイアスに固定さ
れ、他のもう一方の端子からスイッチング信号が入力さ
れる。また、トランジスタ２０．２Ｌ、、２２゜２３に
ついては、トランジスタ１６．１７．１８゜１９と同様
の回路構成をしており、出力回路は共通となっている。
え、適当な信号を取り出すアナログスイッチは、たとえ
ば、第３図の回路構成が知られている。この回路は、非
飽和型の切換回路で、テレビジョンセットの外部入力端
子から入力される赤・緑・青の３色の文字信号と、映像
信号とを切り換えるのに主に使用される高速切換回路で
ある。ＰＮＰ ）ランリスタ１６，１７はミラー回路を
形成し、ＮＰＮトランジスタ１８．１９で構成される差
動アンプの能動負荷となっている。出力信号はＮＰＮ）
ランリスタ２６で形成されるエミッタフォロアで出力さ
れる。入力信号の切り換えはＮＰＮトランジスタ２４．
−２５の差動アンプでなされ、入力端子３．４には極性
の反転したスイッチング信号が入力される。または、３
，４どちらかの入力端子は適当なりＣバイアスに固定さ
れ、他のもう一方の端子からスイッチング信号が入力さ
れる。また、トランジスタ２０．２Ｌ、、２２゜２３に
ついては、トランジスタ１６．１７．１８゜１９と同様
の回路構成をしており、出力回路は共通となっている。
仮に第３図°に示すように正のパルスが端子３に、逆相
のパルスが端子４に入力されると、トランジスタ２４が
オンし、トランジスタ２５がオフする。一方、端子１，
２にはアナログ信号が入力されている。トランジスタ２
５がオフするので、２０，２１．２２．２３のトランジ
スタはオフし基本的には１６．１？、１８，１９，２４
．２６で構成される利得１倍のバッファアンプとして動
作し、端子ｌに入力されたアナログ信号のみが出力端子
５に取り出される。
のパルスが端子４に入力されると、トランジスタ２４が
オンし、トランジスタ２５がオフする。一方、端子１，
２にはアナログ信号が入力されている。トランジスタ２
５がオフするので、２０，２１．２２．２３のトランジ
スタはオフし基本的には１６．１？、１８，１９，２４
．２６で構成される利得１倍のバッファアンプとして動
作し、端子ｌに入力されたアナログ信号のみが出力端子
５に取り出される。
発明が解決しようとする課題
さて、第３図におけるアナログスイッチ回路の場合、入
出力の周波数特性は、ＰＮＰ トランジスタで構成され
るミラー回路の性能に依存する。通常、モノリシックＩ
ＣではＮＰＮ トランジスタに比べ、たとえばラチラル
構造を有するＰＮＰ）ランリスタの場合、ｆＴ （トラ
ンジェント周波数）は非常に小さく、上記周波数特性の
劣化が著しい。また、この回路は能動負荷１７．２１か
らの出力信号をエミッタフォロア２６で受け、また、差
動増幅器の片方の入力端子１９．２３にフィードバック
する回路構成をしているので、この系で生じる位相ずれ
によって発振現象が起こり非常に不安定な回路である。
出力の周波数特性は、ＰＮＰ トランジスタで構成され
るミラー回路の性能に依存する。通常、モノリシックＩ
ＣではＮＰＮ トランジスタに比べ、たとえばラチラル
構造を有するＰＮＰ）ランリスタの場合、ｆＴ （トラ
ンジェント周波数）は非常に小さく、上記周波数特性の
劣化が著しい。また、この回路は能動負荷１７．２１か
らの出力信号をエミッタフォロア２６で受け、また、差
動増幅器の片方の入力端子１９．２３にフィードバック
する回路構成をしているので、この系で生じる位相ずれ
によって発振現象が起こり非常に不安定な回路である。
したがって広帯域を必要とするアナログスイッチには不
適である。
適である。
この発明は、周波数特性が広帯域で、しかも回路的に非
常１こ安定した非飽和型の高速スイッチ回路を実現する
ことを目的とするものである。
常１こ安定した非飽和型の高速スイッチ回路を実現する
ことを目的とするものである。
課題を解決するための手段
本発明のスイッチ回路は、トランジスタのエミッタが共
通接続された第１の差動増幅器と、前記トランジスタの
各々のベースが極性の異なるトランジスタで構成された
第２．′第３の差動増幅器の共通エミッタに接続された
回路構成である。
通接続された第１の差動増幅器と、前記トランジスタの
各々のベースが極性の異なるトランジスタで構成された
第２．′第３の差動増幅器の共通エミッタに接続された
回路構成である。
作用
この回路構成によって、入出力周波数特性は広帯域化さ
れ、回路構成によって生じる発振等の回路上の不安定な
現象も除くことができる。
れ、回路構成によって生じる発振等の回路上の不安定な
現象も除くことができる。
実施例
第１図に本発明実施例装置の回路図を示す。
６．７および８，９はＰＮＰ トランジスタ、１０゜１
１はＮＰＮトランジスタで構成される差動増幅器である
。１２，１３．１４はそれぞれの差動増幅器の電流源で
ある。１．２は入力端子、３，４は互いに逆極性の切換
信号が入力される端子である。
１はＮＰＮトランジスタで構成される差動増幅器である
。１２，１３．１４はそれぞれの差動増幅器の電流源で
ある。１．２は入力端子、３，４は互いに逆極性の切換
信号が入力される端子である。
第１図示回路で、入力端子３．４に互いに逆極性の信号
が入力されたとする。端子４はＯｖの時、トランジスタ
８はオフ、同９はオンし、約０．７ｖがトランジスタ１
１のベースに印加される。−方、端子３には正の電圧が
印加され、また、端子１に入力される信号レベル（ＶＩ
Ｎ）がＶ ＩＮ ＜ Ｖ５ｙ（端子３の信号レベル）−
ＶＢＥで完全にトランジスタ７はオフし、トランジスタ
６はオンする。端子１から入力された信号は、ＰＮＰト
ランジスタ６のエミッタフォロアを通してトランジスタ
ｌＯのベースに伝えられる。ここでの電圧はＶＩＮ＋Ｖ
ＢＢであり、トランジスタ１１のベース電圧と比較して
トランジスタ１０がオンする。ここで、ＶＩＮの信号レ
ベルは前記の条件を満たすとともに、トランジスタ１０
．１１の差動増幅器を十分スイッチングする電圧に適当
に選ぶ必要がある。
が入力されたとする。端子４はＯｖの時、トランジスタ
８はオフ、同９はオンし、約０．７ｖがトランジスタ１
１のベースに印加される。−方、端子３には正の電圧が
印加され、また、端子１に入力される信号レベル（ＶＩ
Ｎ）がＶ ＩＮ ＜ Ｖ５ｙ（端子３の信号レベル）−
ＶＢＥで完全にトランジスタ７はオフし、トランジスタ
６はオンする。端子１から入力された信号は、ＰＮＰト
ランジスタ６のエミッタフォロアを通してトランジスタ
ｌＯのベースに伝えられる。ここでの電圧はＶＩＮ＋Ｖ
ＢＢであり、トランジスタ１１のベース電圧と比較して
トランジスタ１０がオンする。ここで、ＶＩＮの信号レ
ベルは前記の条件を満たすとともに、トランジスタ１０
．１１の差動増幅器を十分スイッチングする電圧に適当
に選ぶ必要がある。
第２図は第１図に示す２人力１出力の切換回路の基本回
路を用い、３人力１出力の切換回路を示している。端子
１に入力された信号ＶＩＮが端子５に出力される場合は
、端子４，３４がＯＶになり、ＰＮＰ ）ランリスタ８
，３０がオフ、トランジスタ９，３１がオンする。一方
、端子３には適当な電圧が印加され、トランジスタ７を
オフ、同６をオンする。したがって、ＶＩＮはトランジ
スタ１０がオンし、端子５より出力される。−組のトラ
ンジスタ３０，３１．３２．３３を追加することにより
、３人力１出力の切換回路が前記のように実現できるが
、この−組の回路をｎ個追加することにより、ｎ入力１
出力の多入力の切換回路も実現できる。また、第１図、
第２図に示す回路図では入力端子を有するＰＮＰトラン
ジスタによる差動増幅器と、出力端子を有するＮＰＮト
ランジスタによる差動増幅器で構成されているが、それ
ぞれの差動増幅器が逆極性のトランジスタで構成される
切換回路を実現することも可能である。
路を用い、３人力１出力の切換回路を示している。端子
１に入力された信号ＶＩＮが端子５に出力される場合は
、端子４，３４がＯＶになり、ＰＮＰ ）ランリスタ８
，３０がオフ、トランジスタ９，３１がオンする。一方
、端子３には適当な電圧が印加され、トランジスタ７を
オフ、同６をオンする。したがって、ＶＩＮはトランジ
スタ１０がオンし、端子５より出力される。−組のトラ
ンジスタ３０，３１．３２．３３を追加することにより
、３人力１出力の切換回路が前記のように実現できるが
、この−組の回路をｎ個追加することにより、ｎ入力１
出力の多入力の切換回路も実現できる。また、第１図、
第２図に示す回路図では入力端子を有するＰＮＰトラン
ジスタによる差動増幅器と、出力端子を有するＮＰＮト
ランジスタによる差動増幅器で構成されているが、それ
ぞれの差動増幅器が逆極性のトランジスタで構成される
切換回路を実現することも可能である。
発明の効果
以上の説明から明らかなように、本発明のアナログスイ
ッチ回路によると、差動増幅器がスイッチングした状態
では、信号の入力段から出力段までＰＮＰおよびＮＰＮ
トランジスタで構成されるエミッタフォロア回路二段か
ら形成され、その信号経路の中で、従来回路で述べたよ
うな負荷に依存する周波数特性の劣化、あるいはフィー
ドバックによる信号系の不安定性が全くな（、非飽和型
の高速切換が可能で、しかも広帯域特性を有する切換回
路が実現できる。
ッチ回路によると、差動増幅器がスイッチングした状態
では、信号の入力段から出力段までＰＮＰおよびＮＰＮ
トランジスタで構成されるエミッタフォロア回路二段か
ら形成され、その信号経路の中で、従来回路で述べたよ
うな負荷に依存する周波数特性の劣化、あるいはフィー
ドバックによる信号系の不安定性が全くな（、非飽和型
の高速切換が可能で、しかも広帯域特性を有する切換回
路が実現できる。
第１図、第２図は各々、本発明実施例装置の回路図、第
３図は従来例装置の回路図である。 １．２．２９・・・・・・信号入力端子、３．４．３４
・・・・・・切換信号入力端子、５・・・・・・出力端
子、６゜７．８，９，３０．３１・・・・・・ＰＮＰト
ランジスタ、１０，１１．３３・・・・・・ＮＰＮ ト
ランジスタ、１２．１３．１４．２７，２８．３２・・
・・・・電流源、１５・・・・・・電源、１６．１７，
２０．２１・・・・・・ＰＮＰ トランジスタ、１８．
１９，２２，２３゜２４．２５．２６・・・・・・ＮＰ
Ｎトランジスタ。
３図は従来例装置の回路図である。 １．２．２９・・・・・・信号入力端子、３．４．３４
・・・・・・切換信号入力端子、５・・・・・・出力端
子、６゜７．８，９，３０．３１・・・・・・ＰＮＰト
ランジスタ、１０，１１．３３・・・・・・ＮＰＮ ト
ランジスタ、１２．１３．１４．２７，２８．３２・・
・・・・電流源、１５・・・・・・電源、１６．１７，
２０．２１・・・・・・ＰＮＰ トランジスタ、１８．
１９，２２，２３゜２４．２５．２６・・・・・・ＮＰ
Ｎトランジスタ。
Claims (1)
- トランジスタのエミッタが共通接続された第１の差動増
幅器と、トランジスタ対前記トランジスタ対の一方のベ
ースが、前記第１の差動トランジスタ対とは極性の異な
る第２、第３の差動トランジスタ対の共通エミッタに接
続されたことを特徴とする切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026121A JPH01202005A (ja) | 1988-02-05 | 1988-02-05 | 切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63026121A JPH01202005A (ja) | 1988-02-05 | 1988-02-05 | 切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01202005A true JPH01202005A (ja) | 1989-08-15 |
Family
ID=12184737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63026121A Pending JPH01202005A (ja) | 1988-02-05 | 1988-02-05 | 切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01202005A (ja) |
-
1988
- 1988-02-05 JP JP63026121A patent/JPH01202005A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5291149A (en) | Operational amplifier | |
| US5475343A (en) | Class AB complementary output stage | |
| US3304513A (en) | Differential direct-current amplifier | |
| US5717360A (en) | High speed variable gain amplifier | |
| US4274060A (en) | Signal change-over amplifier | |
| US3843934A (en) | High speed transistor difference amplifier | |
| US4357578A (en) | Complementary differential amplifier | |
| US3689848A (en) | Voltage-to-current converter | |
| JPH0514582Y2 (ja) | ||
| GB2295289A (en) | Wideband constant impedance amplifiers | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JPS645370Y2 (ja) | ||
| JPH01202005A (ja) | 切換回路 | |
| JPH04196704A (ja) | 増幅回路 | |
| JPH0575291B2 (ja) | ||
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US5170134A (en) | Fast buffer | |
| US4278954A (en) | Suppressed carrier modulator using differential amplifier | |
| JP3380927B2 (ja) | オペアンプ | |
| SU1334357A1 (ru) | Усилитель мощности | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPS6450603A (en) | Current amplifying circuit | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPH03196279A (ja) | 演算増幅器 | |
| JPS6123852Y2 (ja) |