JPH01204581A - 画像データ記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ、産業上の利用分野 Ｂ１発明の概要 Ｃ９従来の技術 り１発明が解決しようとする課題 巳１課題を解決するための手段 Ｆ１作用 Ｇ、実施例 （Ｇｌ−１）本発明を適用したカメラ一体型ＶＴＲの構
成（第１図〜第３図） （Ｇｌ−２）タイトラー回路の動作（第１図）（Ｇ２）
応用例 ８１発明の効果 Ａ、産業上の利用分野 本発明は、メモリ手段を用いて画像データを記憶する画
像データ記憶装置に関する。

Ｂ９発明の概要 本発明は、入力ビデオ信号をディジクル化して形成した
画像データをメモリ手段に記憶する画像データ記憶装置
において、画像データの書き込みアドレスデータの最下
位側アドレスデータを画像選択データに切り換えて上記
メモリ手段に与えるようにしたことにより、簡単な回路
構成で、上記メモリ手段のアドレスを分割して用いるこ
とができるようにしたものである。

Ｃ６従来の技術 −ｉに、入力ビデオ信号をディジタル化して形成した画
像データをメモリ手段に記憶する画像データ記憶装置が
知られている。

この画像データ記憶装置において、メモリ手段に供給す
る書き込みアドレスデータを切り換えることによって、
上記メモリ手段のアドレスを分割して用いるものとして
は、次のような画像データ記憶装置が従来より用いられ
ている。

すなわち、この画像データ記憶装置は、第４図に示すよ
うに、信号入力端子８１に供給されるビデオ信号をディ
ジタル化するアナログ・ディジタル（Ａ／Ｄ）変換回路
８２からデータ入力端（Ｄｉｎ）に画像データが供給さ
れるメモリ８３と、上記メモリ８３のアドレス入力１（
Ａ（１−Ａｎ）に上記画像データの書き込みアドレスデ
ータを供給するアドレスカウンタ８４とを備え、画像選
択データが供給されている画像選択端８５と上記アドレ
スカウンタ８４の最上位データ出力端（Ｃｎ）とがアド
レス切り換え回路８６により選択的に上記メモリ８３の
最上位アドレス入力端（八〇）に接続されるようになっ
ている。また、上記アドレスカウンタ８４のクロンク入
力Ｆｉ＋（ｃｔ。

Ｋ）と上記Ａ／Ｄ変換回路８２のサンプリングクロ９．
り入力端（ＳＣＫ）は、所定の周波数ｆｓのクロックパ
ルスが供給されるクロック入力端子８７と、このクロッ
クパルスの周波数ｆｓを２分周した周波数’７４ｆｓの
クロックパルスを出力する分周回路８日とがサンプリン
グ切り換え回路８９により選択的に接続されるようにな
っている。

このような構成の画像データ記憶装置では、上記サンプ
リング切り換え回路８９がクロック入力端子８７側を選
択することによって、上記アドレスカウンタ８４のクロ
ック入力端（ＣＬＫ）と上記Ａ／Ｄ変換回路８２のサン
プリングクロック入力端（ＳＣＫ）に上記周波数ｆｓの
クロックパルスが供給される。このとき、上記アドレス
切り換え回路８６は、上記メモリ８３の最上位アドレス
入力端（Ａｎ）と上記アドレスカウンタ８４の最上位デ
ータ出力端（Ｃｎ）とを接続するようになっている。ま
た、上記Ａ／Ｄ変換回路８２は、上記信号入力端子８１
を介して供給されるビデオ信号を上記クロックパルスの
周波数ｆｓでディジタル化し、画像データとして上記メ
モリ８３の画像データ入力端（Ｄｉｎ）に供給する。上
記アドレスカウンタ８４は、上記周波数ｆｓのクロック
パルスのタイミングでアドレスデータを生成して上記メ
モリ８３のアドレス入力端（ＡＯ〜Ａｎ）に供給する。

従って、上記画像データは、上記アドレスデータにて指
定される上記メモリ８３のアドレスに書き込まれる。

また、上記サンプリング切り換え回路８９が分周回路８
８側を選択することによって、上記アドレスカウンタ８
４のクロック入力端（ＣＬＫ）と上記Ａ／Ｄ変換回路８
２のサンプリングクロック入力端（ＳＣＫ）には周波数
％ｆｓのクロックパルスが供給され半≠る。このとき、
上記アドレス切り換え回路８６は、上記メモリ８３の最
上位アドレス入力端（Ａｎ）と上記画像選択端８５とを
接続するようになっている。また、上記Ａ／Ｄ変換回路
８２は、上記信号入力端子８１を介して供給されるビデ
オ信号を上記クロックパルスの周波数３ｆｓでディジタ
ル化し、画像データとして上記メモリ８３の画像データ
入力端（Ｄｉｎ）に供給する。この画像データは、上記
周波数ｆｓのクロックパルスで生成した画像データの２
のデータ量である。また、上記アドレスカウンタ８４は
、上記周波数＋Ａｆｓのクロックパルスのタイミングで
アドレスデータを生成する。このアドレスデータは、最
上位アドレスデータが上記画像選択端８５に供給される
画像選択データに切り換えられて上記メモリ８３のアド
レス入力端（ＡＯ〜Ａｎ）に供給される。従って、上記
画像データは、上記画像選択端８５に画像選択データｒ
ｌＪが供給されているときには、最上位アドレスがｒｌ
」で示される上記メモリ８３の上位アドレスに書き込ま
れ、上記画像選択端８５に画像選択データｒ□Ｊが供給
されているときには、最上位アドレスがｆＱＪで示され
る上記メモリ８３の下位アドレスに書き込まれる。

このように、この画像データ記憶装置は、最上位アドレ
スデータを画像選択データに切り換えることによって、
上記メモリ８３のアドレスを２分割して用いることがで
きるようになっている。

なお、この画像データ記憶装置では、上記メモリ８３に
書き込みアドレスデータと同じ読み出しアドレスデータ
を与えることによって、データ出力端（Ｄｏｕｔ）から
上記画像データを出力させることができる。この画像デ
ータは、ディジタル・アナログ（Ｄ／Ａ）変換回路９０
にてアナログ化され、信号出力端子９１から出力される
ようになっている。

Ｄ６発明が解決しようとする課題 ところで、上述の画像データ記憶装置では、上記メモリ
８３のアドレスを２分割して画像データを記憶するとき
に、上記Ａ／Ｄ変換回路８２のサンプリングクロック入
力端（ＳＣＫ）や上記アドレスカウンタ８４のクロック
入力端（ＣＬＫ）に上記周波数ｆｓを２分周したクロッ
クパルスを供給するために、分周回路８日とサンプリン
グ切りｔａえ回路８９を備えている。

しかし、上記画像データ記憶装置は、上記分周回路８８
やサンプリング切り換え回ｌ５８９を有するために回路
規模が大きくなり、また、これらの回路でクロックパル
スに遅延が生じるので、上記アドレスカウンタ８４によ
るアドレスデータの生成タイミングも遅延してしまい、
この画像データ記憶装置を含めたビデオシステムを構成
した場合に他の信号との同期がとりにくい等の課題があ
った。

そこで、本発明は、上述の如き課題に鑑み、回路構成が
簡単で、アドレスカウンタに供給されるクロックが遅延
し、ないようにした、メモリ手段のアドレスを分割して
用いることができる新規な構成の画像データ記憶装置を
提供することを目的としている。

巳０課題を解決するための手段 本発明は、上述の如き課題を解決するために、入力ビデ
オ信号をｆｓなるサンプリング周波数でディジタル化し
て画像データを形成する手段と、上記画像データを記憶
するメモリ手段と、上記サンプリング周波数ｆｓのクロ
ックを計数して上記メモリ手段に対する上記画像データ
の書き込みアドレスデータを発生するアドレス発生手段
と、上記アドレス発生手段にて発生されるアドレスデー
タの最下位側アドレスデータを画像選択データに切り換
えて上記メモリ手段に与えるアドレス切り換え手段とか
らなる。

Ｆ１作用 本発明に係る画像データ記憶装置では、アドレス発生手
段で生成されるアドレスデータの最下位側アドレスデー
タを画像データに置き換えることによって、入力ビデオ
信号をディジタル化した画像データを記憶するメモリ手
段のアドレスが分割される。上記アドレス発生手段は、
上記入力ビデオ信号をディジタル化するのに用いるサン
プリング周波数ｆｓのクロックを計数することによりア
ドレスデータを生成する。

Ｇ、実施例 （ＧＬＩ）本発明を適用したカメラ一体型ＶＴＲの構成
（第１図〜第３図） 以下、図面を参照しながら説明する実施例は、タイトラ
ー機能を備えたカメラ一体型８　ＩｒｎＶ　Ｔ　Ｒにお
いて、タイトル画像信号となる画像データの記憶装置に
本発明を適用したものである。

上記カメラ一体型８ｍＶＴＲは、第２図および第３図に
示すように、被写体像を撮影する撮像部１０と、この撮
像部１０にて得られるビデオ信号を８＋ｎ＋ｎビデオの
所定フォーマットで記録する記録部２０とが装置本体３
０に一体的に設けられている。また、このカメラ一体型
８ｍｍＶＴＲには、第３図の外観斜視図に示すように、
上記撮像部１０の固体イメージヤ１に擾像光を導く撮像
レンズ３５が設けられているとともに、上記撮像部１０
にて１最影している被写体像等をモニターするための電
子ビューファインダ４０や、各操作スイッチ３１．３２
．３３等が上記装置本体３０に設けられている。

このうち、上記撮像部１０は、第２図のブロック図に示
すように、電荷結合素子（ＣＣＤ）にて形成した固体イ
メージヤ１を備え、この固体イメージヤ１が同期信号発
生回路２の発生する同期信号に基づいて作動するＣＣＤ
駆動回路３にて駆動され、上記固体イメージ中１にて得
られる被写体像の撮像出力を撮像処理信号回路４に供給
するようになっている。

上記撮像信号処理回路４は、上記固体イメージヤ１によ
る撮像出力から被写体像を示す撮像信号号を形成し、イ
ンポーズ回路５を介してＮＴＳＣエンコーダ６に供給す
るようになっている。

上記ＮＴＳＣエンコーダ６は、上記被写体像を示す撮像
信号からＮＴＳＣ方弐のビデオ信号を形成して、上記電
子ビューファインダ４０と８　ｍｍビデオの所定フォー
マントで記録動作を行う上記記録部２０とに供給すると
ともに、アナログ・ディジタル（Ａ／Ｄ）変換回路７に
供給する。

上記Ａ／Ｄ変換回路７は、図示しないクロック生成回路
から所定の周波数ｒｓのサンプリングクロックが供給さ
れており、このサンプリングクロックで上記ビデオ信号
の輝度信号（Ｙ）をディジクル化して所定ビットの画像
データを形成する。

この画像データは、タイトラー回路８を介してメモリ９
に書き込まれるようになっている。

上記メモリ９は、上記Ａ／Ｄ変換回路７にて形成される
１枚分の画像データをすべて記ｊＱすることができるス
タティックＲＡＭにて構成されており、主電源が遮断さ
れた場合にも書き込まれたデータを消失することがない
ように、リチウム電池１１からバックアップ’ＩＪＸが
供給されている。

ここで、上記タイトラー回路８は、第１図に示すように
、データ切り換え回路５０、Ｈカウンタ５１、ｖカウン
タ５２、アドレス切り換え回路５３等により構成されて
いる。

このうち、上記データ切り換え回路５０は、パラレルデ
ータの切り換え回路にて形成されており、上記メモリ９
が画像データ入出力端子群７１を介して接続されている
とともに、上記Ａ／Ｄ変換回路７が画像データ入力端子
群６１を介して接続され、また、ディジタル・アナログ
（Ｄ／Ａ）変換回路１２が画像データ出力端子群６２を
介して接続されている。

また、上記Ｈカウンタ５１は、水平アドレスデータを形
成するための所定ピントのカウンタにて形成されており
、そのクロック入力端がクロック入力端子６３に接続さ
れ、また、リセット入力端が水平同期入力端子６４に接
続され、さらに、最下位アドレスデータ出力端（ＣＯ）
が上記アドレス切り換え回路５３に接続され、また、そ
れ以外のアドレスデータ出力端群（Ｃ１〜Ｃｎ）が水平
アドレスデータ出力端子群７２の上位側出力端子群（Ａ
ｈｌ〜Ａｈｎ）を介して上記メモリ９に接続されている
。ここで、上記クロック入力端子６３には、図示しない
クロック生成回路から上記Ａ／Ｄ変換回路７に供給され
ているサンプリングクロックと同し周波数ｆｓのクロッ
クパルスが供給されるようになっている。

また、上記Ｖカウンタ５２は、垂直アドレスデータを形
成するための所定ピントカウンタにて形成されており、
そのクロック入力端が上記水平同期入力端子６４に接続
され、また、リセット入力端が垂直同期入力端子６５に
接続され、さらに、アドレスデータ出力端群（ＧＯ−Ｃ
ｎ）が垂直アドレスデータ出力端子群７３を介して上記
メモリ９に接続されている。なお、上記水平同期入力端
子６４および上記垂直同期入力端子６５には、上記同期
信号発生回路２からそれぞれ同期信号が供給されている
。

上記アドレス切り換え回路５３は、上記水平アドレスデ
ータ出力端子群７２の最下位出力端子（Ａｈａ）に、上
記Ｈカウンタ５１の最下位アドレスデータ出力端（ＣＯ
）と画像選択データ入力端子６６を、選択的に接続する
ようになっており、その切り換え制御データが制御デー
タ入力端子６７から１共給されている。

また、このタイトラー回路８には、上記装置本体３０に
配設された第１の操作スイッチ３１が接続されている登
録動作の指定入力端子６８と、上記第２の操作スイッチ
３２が接続されている挿入動作の指定入力端子６９とが
設けられているとともに、上記第３の操作スイッチ３３
が接続されている図示しないシステムコントローラから
上記画像選択データ入力端子６６と上記制御データ入力
端子６７にそれぞれデータが供給されるようになってい
る。また、このタイトラー回路８には、画像データの書
き込み読み出し指示データ等を供給する制御データ出力
端子群７４が」二記メモリ９に接続されているとともに
、上記インポーズ回路５に動作制御信号を供給する制御
信号出力端子７０や駆動電源の入力端子７５および接地
端子７６等が設けられている。

上記Ｄ／Ａ変換回路１２は、上記タイトラー回路８から
供給される所定ビットの画像データをアナログ化してタ
イトル画像信号を形成し、上記インポーズ回路５に供給
するようになっている。

また、上記インポーズ回路５は、上記タイトラー回路８
の動作制御により、上記タイトル画像信号を上記撮像信
号処理回路４の出力信号に挿入するようになっている。

（Ｇｌ−２）クイトラ−回路の動作（第１図）上記タイ
トラー回路８は、上記各操作スイッチ３１．３２．３３
の操作により、次のように動作する。

先ず、上記第１の操作スイッチは登録動作の動作指定ス
イッチであり、上記撮像部１０にてパネル１００に描い
た任意の文字やイラスト等を撮影しながら上記第１の操
作スイッチ３１を操作すると、上記タイトラー回路８は
、上記書き込み指示データを上記メモリ９に供給すると
ともに、上記データ切り換え回路５０により上記Ａ／Ｄ
変換回路７と上記メモリ９を接続して、上記Ａ／Ｄ変換
回路７にて形成された画像データを上記メモリ９に書き
込む。

このときに、上記Ｈカウンタ５１は、上記水平同期入力
端子６４を介して供給される水平同期信号により１水平
走査期間毎にリッセトしながら、上記クロック入力端子
６３を介して供給されるクロックパルスを計数すること
によって、水平アドレスデータを形成する。また、上記
ｖカウンタ５２は、上記垂直同期入力端子６５を介して
供給される垂直同期信号によりｌ垂直走査期間毎にリッ
セトしながら、上記水平同期入力端子６４を介して供給
される水平同期信号を計数することによって、垂直アド
レスデータを形成する。

ここで、上記各カウンタ５１，５２にて形成したアドレ
スデ・−夕は、上記第３の操作スイッチ３３の操作によ
り図示しないシステムコントローラから供給される制マ
１■データによって、上記アドレス切り換え回路５３が
上記Ｈカウンタ５１の最下位アドレスデータ出力端（Ｃ
Ｏ）のデータを上記メモリ９に供給するように制御され
ているときには、そのまま上記メモリ９に供給される。

従って、上記Ａ／Ｄ変換回路７がら出力した１枚分の画
像データは、上記アドレスデータにて指定される上記メ
モリ９のアドレスにすべて書き込まれる。

また、上記各カウンタ５１，５２にて形成したアドレス
データは、上記第３の操作スイッチ３３の操作により図
示しないシステムコントローラから供給される制御デー
タによって、上記アドレス切り換え回路５３が上記画像
選択データ入力端６Ｇを介して供給される画像選択デー
タを上記メモリ９に供給するように制御されているとき
には、上記ＩＩカウンタ５１の最下位アドレスデータ出
力端（ＣＯ）のデータが上記画像選択データに切り換え
られて上記メモリ９に供給される。上記画像選択データ
入力端６６には、上記第３の操作スイッチ３３の操作に
より図示しないシステムコントローラによって、データ
ｒＯｊあるいはデータ１ｒｌＪが画像選択データとして
与えられるようになっている。よって、上記メモリ９に
は、上記画像選択データとしてデータＷＯＪが与えられ
たときには、−０００，・−・０００．−０１０．−０
１ｏ、−・１００．−４００゜・・・・のように、最下
位データがＩ’ＱＪの水平アドレスデータが、最下位デ
ータがｆｌＪの水平アドレスデータをとびこして、同じ
データが２つ連続するように供給され、また、上記画像
選択データとしてデータｆＩＪが与えられたときには、
−００１、−−００１、−０１１、−０１１、−４１１
，−４１１、・・・・のように、最下位データが「ＩＪ
の水平アドレスデータが、最下位データがｆｉの水平ア
ドレスデータをとびこして、同じデータが２つ連続する
ように供給される。従って、上記Ａ／Ｄ変換回路７から
出力した画像データは、上記水平アドレスデータにて指
定される上記メモリ９の１アドレスに２データずつ重複
して書き込まれ、後に書き込まれた画像データのみが上
記メモリ９に記憶される。

このように、上記メモリ９には、上記画像データが２に
間引かれて記憶され、上記画像選択データにて上記水平
アドレスデータの最下位データをｆＱ４あるいはｒＩＪ
にすることにより、上記２に間引かれた画像データをそ
れぞれ１枚ずつ記憶させることができる。つまり、上記
メモリ９には、初めの登録動作で上記画像選択データｒ
Ｏｊのときにタイトル画像への画像データが上記メモリ
９に供給され、次の登録動作で上記画像選択データ「１
ｊのときにタイトル画像Ｂの画像データが上記メモリ９
に供給されたものとすると、第１表に示すように上記タ
イトル画像への画像データと上記タイトル画像Ｂの画像
データが水平アドレスに対応して交互に書き込まれるこ
とになる。

第１表 なお、上記メモリ９に書き込まれるタイトル画像の画像
データは、パネルに描いた文字やイラスト以外にも、例
えば風景や人物の顔等を撮像して形成してもよいことは
無論である。

次に、上記第２の操作スイッチ３２は挿入動作の動作指
定スイッチであり、このタイトラー回路８は、上記第２
の操作スイッチ３２の操作を受は付けると、上記読み出
し制御データを上記メモリ９に供給し、上記書き込みア
ドレスデータと同じ読み出しアドレスデータを上記メモ
リ９に与えるとともに、上記データ切り換え回路５０に
より上記メモリ９と上記Ｄ／Ａ変換回路１２を接続して
、上記メモリ９から画像データを読み出して上記Ｄ／Ａ
変換回路１２に供給する。上記メモリ９から読み出され
た画像データは、上記Ｄ／Ａ変換回路１２にてアナログ
化され、上記インポーズ回路５にて上記撮像信号処理回
路４の出力信号にタイトル画像信号として挿入される。

このように、上記実施例では、上記メモリ９のアドレス
を２分割して用いるときに、従来例のように上記周波数
ｆｓを２分周したクロックパルスを上記Ａ／Ｄ変喚変格
回路上記アドレスカウンタ５１に供給する必要がないの
で、分周回路やサンプリング切り換え回路を必要としな
い。従って、上記実施例は、従来の画像データ記憶装置
を用いたちのと比較して、回路規模を小さくすることが
でき、また、上記Ｈカウンタ５１に供給されるクロック
パルスが上記分周回路やサンプリング切り換え回路によ
り遅延することがないので、上記アドレスデータの生成
タイミングが遅延せず、このカメラ一体型８　ｍｍ　Ｖ
　Ｔ　Ｒに用いられる他の信号との同期を容易にとるこ
とができる。

（Ｇ２）応用例 なお、上記タイトラー回路８において、Ｎビットの最下
位側アドレスデータを画像選択データに切り換えて上記
メモリ９に与える構成にすれば、２　枚の画像データを
上記メモリ９に書き込むことが可能である。また、上記
メモリ９に対する書き込み読み出しが行われる画像デー
タは、輝度信号（Ｙ）を２値化したシリアルデータであ
ってもよい。また、上記タイトラー回路８は、上記第２
の操作スイッチ３２の操作により、２枚分の画像データ
を読み出し、これら画像データにデータ処理を施して多
彩なタイトル画像となる画像データを出力するようにし
てもよい。

なお、本発明は、上述の実施例のみに限定されるもので
はなく、ビデオ信号をディジタル化して形成した画像デ
ータをメモリ手段を用いて記憶する種々の装置に適用す
ることが可能である。

Ｈ０発明の効果 本発明では、アドレス発生手段で生成されるアドレスデ
ータの最下位側アドレスデータを画像データに置き換え
ることによって、入力ビデオ信号をディジタル化した画
像データを記憶するメモリ手段のアドレスが分割される
。上記アドレス発生手段は、上記入力ビデオ信号をディ
ジタル化するのに用いるサンプリング周波数ｆｓのクロ
ックを計数することによりアドレスデータを生成する。

従って、本発明に係る画像データ記憶装置は、画像選択
データの切り換えによりメモリ手段のアドレスを分割し
て用いることができ、しかも、従来の画像データ記憶装
置のように分周回路やサンプリング切り換え回路を必要
としないので回路規模が小さく、また、アドレスカウン
タに供給されるクロックがこれらの回路により遅ｇしな
いので、アドレスデータの生成タイミングが遅延せず他
の信号との同期を容易にとることができる。

【図面の簡単な説明】

第１図は本発明を適用したカメラ一体型ＶＴＲのタイト
ラー回路の構成を示す回路図であり、第２図は上記カメ
ラ一体型ＶＴＲの構成を示すブロック図であり、第３図
は上記カメラ一体型ＶＴＲの外観斜視図であり、第４図
は従来の画像データ記憶装置の構成を示すブ°ロック図
である。 ７・・・Ａ／Ｄ変換回路 ８・・・クイトラ−回路 ９・・・メモリ ５１・・・Ｈカウンタ ５３・・・アドレス切り換え回路

Claims (1)

1. 【特許請求の範囲】 入力ビデオ信号をｆｓなるサンプリング周波数でディジ
   タル化して画像データを形成する手段と、上記画像デー
   タを記憶するメモリ手段と、 上記サンプリング周波数ｆｓのクロックを計数して上記
   メモリ手段に対する上記画像データの書き込みアドレス
   データを発生するアドレス発生手段と、 上記アドレス発生手段にて発生されるアドレスデータの
   最下位側アドレスデータを画像選択データに切り換えて
   上記メモリ手段に与えるアドレス切り換え手段とからな
   る画像データ記憶装置。