JPH01205233A - 複合演算パイプライン回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複合演算を効率よく実行し得る演算装置、特に
データフロー処理装置における複合演算パイプライン回
路に関する。

〔従来の技術〕

従来、データフロー処理装置としては特開昭５６−１６
９１５２号公報に記載されたものがある。この装置にお
いて、複合演算、例えばｙ＝ａｘｂ＋ｃを行う場合、プ
ロセッサユニット内で１種類の演算しか一度に実行でき
ないので、２つの２項演算に分解しなければならず、こ
の分解により、演算リングを２回周回する必要があった
。

〔発明が解決しようとする課題〕

しかし、このように演算リングを複数回周回する必要が
あるときは、それだけ効率は低下する。

すなわち、前述した従来のデータフロー処理装置におい
ては、一連のデータ列（以下ではストリームと呼ぶ）に
対しては同一の処理しか許されず、しかも単一の処理し
か一度に実行できないため、複合演算の場谷には、リン
グの周回数が増えてしまい、複合演算を効率よく実行す
ることができないという欠点があった。

本発明の目的は、従来に比し効率よく複合演算を実行し
得る複合演算パイプライン回路を提供することにある。

（課題を解決するための手段〕 本発明の複合演算パイプライン回路は、データの行き先
アドレスを貯えておくリンクテーブルメモリと、 前記行き先アドレスでアクセスされ、複数の命令を一組
として貯えておくファンクションメモリと、 前記命令に対応して複数のオペランドを待ち合わせるデ
ータメモリと、 このデータメモリ出力をオペランドとして前記命令をパ
イプライン的に演算し、前記リンクテーブルメモリへ出
力するプロセッサユニットと、このプロセッサユニット
及び前記各メモリを接続するリング状のパイプラインバ
スと、このパイプラインバスと外部バスとの間にデータ
の入出力をコントロールする入力側制御及び出力制御と
を備えることを特徴としている。

〔作用〕

本発明では、リンクテーブルメモリ、ファンクションテ
ーブルメモリ、データメモリ及びプロセッサユニットは
リング状のパイプラインバスで接続され、プロセッサユ
ニットで複数のオペランドに対し複数の演算をパイプラ
イン的に施すことによって、複合演算が効率よく実行さ
れる。複合演算にあたり、従来のようにリングの周回数
が増えることがな（、効率の向上が図れる。

例えばｙ＝ａＸｂ＋ｃの演算の場合、これを従来のよう
に２項演算に分解してから実行するとりングバスを２周
する必要があったが、本発明によれば、１周で済むこと
となる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の構成を示す図である。第１
図において、本発明の一実施例に係る複合演算パイプラ
イン回路は、入力インタフェース回路すなわち入力制御
部１１、リンクテーブルメモｌ７１２、ファンクション
テーブルメモリ１３、データメモ１月４、キューメモ１
月５、プロセッシングユニット（プロセッサユニット）
１６、出力インタフェース回路すなわち出力制御部１７
及びこれらを接続するリングバスとから構成されている
。

リンクテーブルメモリ１２は、データの行き先アドレス
を貯えておくメモリであって、図示のように、リング状
のパイプライバスによってプロセッシングユニット１６
とファンクションテーブルメモ１Ｊ１３とに接続されて
おり、リンクテーブルメモリ１２には、後述のようにプ
ロセッシングユニット１６から演算粘子が次の行き先デ
ータ識別番号と共に出力される。

ファンクションテーブルメモ１月３は、行き先アドレス
でアクセスされ、複数の命令を一組として貯えておくメ
モリであり、また、データメモ１月４は前記命令に対応
して複数のオペランドを待ち合わせるためのメモリであ
る。

プロセッシングユニット１６は、データメモリ１４の出
力をオペランドとして前記命令をパイプライン的に演算
するもので、データメモリ１４とキューメモリ１５を介
して接続されている。

入力制御部１１及び出力制御部１７は、リング状のパイ
プラインバスと外部バスとの間のデータの入出力をコン
トロールするための制御部であり、前記のキューメモリ
１５は、外部からの入力データがあった時、外部への出
力データが出力できなくなったときなどに待ち合わせを
行うため設けられている。

第１図の複合演算パイプライン回路において、リング状
のパイプラインバスすなわち、リングバス上を流れる一
連のデータは、第２図に示すような、フォーマットを持
つ。第２図において、２１はデータ識別番号、２２はデ
ータ値、２３はサブストリーム番号、２４はストリーム
フラグである。本発明に従う装置では、１つのストリー
ムは複数のサブストリームに分割され、各サブストリー
ムに対しては相異なる演算が対応する。各サブストリー
ム中のデータは演算順序に従って並べられている。

例えばｙ＝ａＸｂ＋ｃの演算では、変数ａ、ｂ。

Ｃがサブストリーム番号１，２．３に対応し、ａ。

ｂ、　　ｃのデータ列を待ち合わせ後、ａＸｂ、ｃとい
う順で読み出される。同一のストリーム内での処理はス
トリームフラグによって制御されるが、ストリームフラ
グが同一値であれば同じ処理を受ける。

第３図は第１図におけるファンクションテーブルメモ１
月３の内部フォーマットである。第３図において、３１
は第１図におけるプロセッシングユニット１６で行われ
る演算のコードを示し、ファンクションテーブルメモリ
１３にデータが入力された後、読み出され、データ値と
共にデータメモリ１４に貯えられる。３２はデータメモ
リ１４のベースアドレスであり、データメモリ１４を複
数のベースアドレスで予め区切っておき、サブストリー
ム毎に早く到着したものを一時貯えておく。演算に必要
な全てのデータが到着したら演算順次に従い読み出され
る。３３はデータメモリ１４のベースアドレスからのメ
モリアロケーションのサイズが貯えられており、各サブ
ストリーム毎に必要なメモリの大きさが割り当てられる
。

３４はカウンタであり、各サブストリーム毎にデータの
到着数をカウントし、サイズの値をモジュロとしてサイ
クリックにカウントアツプされる。

データメモリ１４のアドレスはベースの値にカウンタを
加えたものである。

３５はデータメモリ１４をリードするかライトにするか
を示しており、データがファンクションテーブルメモリ
１３に到着する毎に１つのストリームに属するサブスト
リームのカウンタと、リードライトステータス３５の値
を読み出して、演算に必要なデータが揃ったかどうかを
判定し、揃っていれば、対応するサブストリームのオペ
ランドがデータメモリ１４から読み出され、キューメモ
リ１５を介してプロセッシングユニット１６へ送られる
ようになっている。

上述のように、本発明の従う複合演算パイプライン回路
は、データの行き先アドレスを貯えておくリンクテーブ
ルメモリ比と、前記行き先アドレスでアクセスされ、複
数の命令を一組として貯えておくファンクションテーブ
ルメモリ１３と、前記命令に対応して複数のオペランド
を待ち合わせるデータメモリ１４と、このデータメモリ
出力をオペランドとして前記命令をパイプライン的に演
算し、リンクテーブルメモリ１２へ出力するプロセッサ
ユニット１６と、これらを接続するリング状のパイプラ
インバスと、このパイプラインバスと外部バスとの間の
データの入出力をコントロールする入力制御部１１及び
出力制御部１７とを備えており、この複合演算パイプラ
イン回路では初期設定時にリンクテーブルメモリ１２、
ファンクションテーブルメモリ１３に設定された命令に
従ってプロセッシングユニット１６で、複数のオペラン
ドに対し、複数の演算をパイプライン的に施すことによ
って、複合演算を実行する。

更に、以下に、複合演算を行う場合の具体的な動作を説
明する。−例としてｙ＝ａＸｂ＋ｃの演算について述べ
る。ａ；ｂ；ｃは各々データ列ａＩｔａＺ＋　・・・・
”；ｂｌ　＋　　ｂＺ＋　””・・；Ｃ１＋　　ｃＺ＋
　”’から構成され、固有のデータ識別番号１．　２．
　３が割り当てられる。これらのデータはリンクテーブ
ルメモ１月２に対し、データ識別番号をアドレスとして
アクセスし、次の行き先データ識別番号とファンクショ
ンテーブルメモリ１３のアドレス値、ストリームフラグ
値を読み出す。ファンクションテーブルメモリ１３では
、リンクテーブルメモ１月２からのデータが到着すると
、リンクテーブルメモリ１２から読み出されたアドレス
値をアドレスとして読み出しが行われ、データメモ１月
４のアドレスを生成し、リードラインの制御信号も生成
する。

演算に必要なデータが全て揃っていれば、ライトであり
、揃っていなければリードである。

リードライト信号はファンクションテーブルメモリ１３
内部の対応するデータの識別番号をアドレスするメモリ
に貯えられる。このとき、ファンクションテーブルメモ
リ口内部の対応するリードライトカウンタの値もインク
リメントされる。

データメモ１月４はファンクションテーブルメモ１月３
において生成された（ベースアドレス値）＋（カウンタ
値）をアドレスとしてアクセスされ、読み出し又は書き
込みが行われる。データは到着順ではなく演算順に読み
出され、キューメモ１月５に送られる。このキューメモ
リ１５は、既述した如く、外部からの入力データがあっ
た時、外部への出力データが出力できなくなったときな
どに待ち合わせを行うためのキューメモリである。キュ
ーメモリ１５には演算コード、演算オペランド、演算パ
ラメータ、次のデータ行き光識別番号が貯えられる。演
算コードがデータ出力となっていれば、出力制御部１７
を介して外部回路に出力される。

プロセッシングユニット１６は与えられた演算オペラン
ド、演算パラメータを用いて、演算コードに従って演算
を行い、演算結果がリンクテーブルメモ１月２へ次の行
き先データ識別番号と共に出力される。

プロセソシングユニッ目６内部にはデータ識別番号に対
応したレジスタが備えられており、サブストリーム内の
演算が終了するまで中間結果を貯えておく。サブストリ
ーム単位で演算が終了すると演算結果は出力される。

このように、データストリームをサブストリームに分解
し、サブストリーム単位でプロセッシングユニット１６
内部のレジスタを用いて演算でき、複合演算を効率よく
実行できる。ｙ＝ａＸｂ＋ｃの複合演算でも、従来のも
のは演算リングを２回周回する必要があるのに対し、第
１図の複合演算パイプライン回路では１周で済み、リン
グの周回数が増えてしまうことがない。

〔発明の効果〕

以上説明したように、本発明によれば、複合演算の場合
に、リングの周回数が従来のように増えてしまうことが
ないので、複合演算を効率よく実行できるという効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示す図、第２図は本
発明の説明に供するデータフォーマットの一例を示す図
、 第３図は第１図のファンクションテーブルメモリのフィ
ールドを示す図である。 １１・・・入力制御部 １２・・・リンクテーブルメモ１ 月 １４・・・データメモリ １５・・・キューメモリ １６・・・プロセッシングユニット １７・・・出力制御部 代理人弁理士　　　岩　　佐　　義　　幸１１・・・入
力制御部 １２・・・リンクテーブルメモリ １３・・・ファンクションテーブルメモリ１４・・・デ
ータメモリ １５・・・キューメモリ １６・・・プロセッシングユニット １７・・・出力制御部 第１図

Claims (1)

【特許請求の範囲】
1. （１）データの行き先アドレスを貯えておくリンクテー
   ブルメモリと、 前記行き先アドレスでアクセスされ、複数の命令を一組
   として貯えておくファンクションメモリと、 前記命令に対応して複数のオペランドを待ち合わせるデ
   ータメモリと、 このデータメモリ出力をオペランドとして前記命令をパ
   イプライン的に演算し、前記リンクテーブルメモリへ出
   力するプロセッサユニットと、このプロセッサユニット
   及び前記各メモリを接続するリング状のパイプラインバ
   スと、 このパイプラインバスと外部バスとの間にデータの入出
   力をコントロールする入力側制御及び出力制御とを備え
   ることを特徴とする複合演算パイプライン回路。