JPH01205387A - 高品質修飾文字・図形等の生成方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の口約］ （産業上の利用分野） この発明は、文字・図形等の輪郭内部を所望の塗りつぶ
しパターンで塗りつぶしして高品質のパターン修飾文字
・図形等を生成する高品質修飾文字・図形等の生成方式
に関する。

（従来の技術） 従来、この種の修飾文字・図形等の生成方式としては、
特公昭５２−１４０５５号公報に記載されているように
、１塗りつぶしライン分の塗りつぶしパターンを保持す
るシフト可能なパターンレジスタＰＲと、１塗りつぶし
ライン上の塗りつぶし範囲の両端（輪郭上の点）を指定
する２つの１／ジスタ（ライトゲートレジスタＲＧ、　
　レフトゲートレジスタＬＧ）と、塗りつぶしラインを
指定するラインカウンタＬＣとを設け、パターンレジス
タＰＲに保持されている塗りつぶしパターンを１ドツト
ｌｌ’−（Ｍ、て順に取出し、上記ライトゲートレジス
タＲＧおよびレフトゲートレジスタＬＧで示される範囲
の取出しドツトだけを有効ドツトとして用い、上記ライ
ンカウンタＬＣの示す塗りつぶしラインに対する塗りつ
ぶし処理に用いるようにした技術が知られている。

（発明が解決しようとする課題） 上記したように従来の修飾文字・図形等の生成方式では
、塗りつぶし範囲（輪郭）を常に意識して１ドッｌ−１
１１位で処理しなければならないため、塗りつぶし処理
を高速に行うことができないという問題かあった。

したがってこの発明は、文字・図形等の輪郭を意識せず
に且つｎドツト１）′を位での塗りつぶし処理が行える
ようにすることを解決すべき課題とする。

［発明の構成］ （課題を解決するための手段） この発明は、塗りつぶし処理の対象となる文字・図形等
の輪郭が記憶された第１記憶手段と、マトリクス状の基
本塗りつぶしパターンが記憶された第２記憶手段と、第
１記憶手段からその記憶データを塗りつぶし方向に直交
する方向の連続するｎドツトを単位に塗りつぶし方向に
読出す第１制御手段と、第２記憶手段から塗りつぶしパ
ターンをｎドツト単位で読出す第２制御手段と、次の塗
りつぶし処理の対象となるｎドツトが上記輪郭内である
か否かをドツト単位で示すためのレジスタ手段と、この
レジスタ手段の保持データと第１記憶手段からの読出し
データとの論理演算を対応ドツト毎に行い、対応ドツト
の論理値が同一であれば（偽値のドット単位を、同一で
なければ真値のドット単位を生成することにより、レジ
スタ手段にロードするｎドット単位を生成する第１論理
回路と、レジスタ手段にロードされたデータと第２記憶
手段からのデータとの論理演算を対応ドツト毎に行って
実際に塗りつぶしに用いられるｎドット単位を生成する
第２論理回路とを設け、ｎドツト単位で高品質修飾文字
・図形の生成を行うようにしたことを特徴とする。

（作用） 上記の１．１４成によれば、レジスタ手段にロードされ
るｎドット単位は、それまでこのレジスタ手段に保持さ
れていたｎドット単位と第１記憶手段から読出されたｎ
ドット単位との対応ドツト毎の論理演算結果であり、し
かも対応ドツトの論理値が同一であれば偽直に、同一で
なければ真値となるので、もしレジスタ手段側のドツト
が輪郭外を示す偽値であって、第１記憶手段からの対応
ドツトが真値であれば、この対応ドツトか輪郭内である
ことを示す真値のドット単位が生成される。同様に、レ
ジスタ手段側のドツトが輪郭内を示す真値であって、第
１記憶手段からの対応ドツトか偽値であれば、この対応
ドツトが輪郭内であることを示す真値のドット単位が生
成される。

即ち、第１記憶手段からのｎドツト読出しデータは、線
図形の示す輪郭内にあるか否かをドツト単位で示すｎド
ット単位に自動的に変換される。

したがって、このデータと第２記憶手段からのクリつぶ
しパターン（内のｎドツト）との条件をとることにより
、輪郭外の塗りつぶしパターン部分を自動的に無効状態
に設定できるので、輪郭を意識せずに「ｌドツト単位の
高速■りつぶし処理を行っても、パターン修飾か施され
た文字・図形等を正しく生成することかできる。

（実施例） 第１図はこの発明を適用する高品質修飾文字・図形等の
生成装置の一実施例を示すブロック構成図であり、１１
は文字・図形等を塗りつぶし処理により生成するための
メモリである。メモリ１１には、第２図に示すように任
意サイズの矩形の塗りつぶし領域（文字・図形等の生成
領域）　２１が置かれる。第２図において、ｘ、ｙはド
ツト位置（座［票）を示す座標アドレスである。また、
Ｘは塗りつぶし方向（ここではｙ方向）に平行なドツト
ラインを連続する０本、例えば８本を中位に指定するア
ドレス（Ｘアドレス）、Ｙは塗りつぶし方向（ｙ方向）
に直交するドツトラインを指定するアドレス（Ｙアドレ
ス）である。ＸアドレスはＸアドレスの下位３ビツトを
除く上位アドレスに一致し、ＹアドレスはＸアドレスに
一致する。メモリ１１は、８ドツト（１バイト）１１１
位の読出し／書込みが可能であり、そのアドレス（メモ
リアドレス）はＸアドレスおよびＹアドレスの連結デー
タ（Ｘが下位）で示される。第２図に示す塗りつぶし領
域２１には、塗りつぶし処理に際し、所望の文字Φ図形
等の輪郭が図示せぬ輪郭描画手段によって描画されるよ
うになっている。第２図には、三角形の輪郭が描画され
た状態が示されている。なお、ここでは、塗りつぶし方
向に１ビツト幅を持つ端点は輪郭として描画されないよ
うになっている。

メモリ１１には史に、塗りつぶし領域２１内に描画され
た輪郭の示す文字・図形等を生成するのに供される例え
ば第３図に示すような基本塗りつぶしパターン２２を記
憶するための領域も置かれる。

この実施例において、塗りつぶしパターン２２は８ドツ
トの１１位塗りつぶしパターンａ、ｂがら成っており、
後述するように伶りっぷし方向に８ドツトライン位の塗
りつぶし処理が行われる際には、単位塗りつぶしパター
ンａ、ｂが交互に繰返し読出されるようになっている。

ｉｌび第１図を参照すると、１２はメモリ１１からの８
ドツト読出しデータを入力する入力バッファ、１３は次
の塗りつぶし処理の対象となる８ドツトが塗りつぶし領
域２１に描画された輪郭内であるが否かをドツト１１１
位で示すためのレジスタ（ＲＥ　Ｇ）である。１４はレ
ジスタ１３から出力される８ドット単位と入力バッファ
１２によって入力される８ドット単位との排他的論理和
（ＥＸＯＲ）を対応ドツト毎にとってレジスタ１３に出
力する排他的論理（１回路（以ド、ＥＸＯＲ回路と称す
る）、１５は入力バッファ１２によって人力される８ド
ット単位が単位塗りつぶしパターンの場合に同データを
保持するレジスタ（ＲＥ　Ｇ）である。１Ｇはレジスタ
１３．１５からそれぞれ出力される８ドット単位の論理
積を対応ドツト毎にとる論理債回路（以下、ＡＮＤ回路
と称する）、１７はＡＮＤ回路１６からの８ドツト出力
データをメモリ１１へ出力する出力バッファ、１８は文
字・図形等の生成のためにメモリ１１、レジスタ１３．
１５および出力バッファ１７などを制御する制御部であ
る。この制御部１８は、塗りつぶし処理の開始前と、メ
モリ１１に対するＸアドレスを＋１する際には、レジス
タ１３に対してリセット信号ＲＥＳＥＴを出力するよう
になっている。

次に、この発明の一実施例の動作を説明する。

まずメモリ１１の塗りつぶし領域２１には、第２図に示
すような文字・図形（ベクトル文字・図形）の輪郭が描
画されているものとする。また、メモリ１１の別の領域
には、第２図に示す輪郭内部を塗りつぶすための（単位
塗りつぶしパターンａ、ｂから成る）塗りらぶしパター
ン２２が格納されているものとする。制御部１８は、こ
のような状態で塗りつぶし処理の起動がかけられると、
リセット信号ＲＥＳＥＴを出力してレジスタ１３を０”
クリアする。次に制御部１８はメモリ１１から第３図に
示す塗りつぶしパターン２２のうち先頭の単位塗りつぶ
しパターンａを読出し、入力バッファ１２を介してレジ
スタ１５にロードする。

制御部１８はレジスタ１５への単位塗りつぶしパターン
ロードを行うと、メモリ１１の塗りつぶし領域２１から
、Ｘアドレスの初期値（ここではＸ−０）およびＹアド
レスの初期値（ここではＹ−〇）を用いてこのＸ、Ｙア
ドレスの指定する８ドツトを読出す。ここで、塗りつぶ
し領域２Ｊの左側および右側境界は、必ずしもバイト境
界に一致しない。

したがって、Ｘアドレス（初期アドレス）で示される塗
りつぶし方向に平行な８本のドツトラインのうち、左側
の数本が塗りつぶし領域２１の左側境界から外れること
はありうる。第２図では２本が塗りつぶし領域２１外と
なっており、上記のＸ、　Ｙアドレス指定により、塗り
つぶし領域２１外の２ドツトを含む８ドツトがメモリ１
１から読出されることになる。

メモリＩＩ内の塗りつぶし領域２１（およびその近傍）
から読出された８ドット単位は入力バッファ１２を介し
てＥＸＯＲ回路１４に供給される。このＥＸＯＲ回路１
４には、レジスタ１３からの８ドット単位（ここではオ
ール“０”データ）も供給される。Ｅ　Ｘ　ＯＲＩＴ′
１１路１４は、以上の２種の８ドット単位を対応ドツト
毎にＥＸＯＲをとる。制御部１８は、ＥＸＯＲ回路１４
のＥＸＯＲ結果（８ドツト）をレジスタ１３にロードす
る。さて、ＥＸＯＲ回路１４のＥＸＯＲ結宋は１上記対
応ドツトがいずれも“Ｏ”、或はいずれも“１”など同
−論理値であれば“Ｏ”となり、上記対応ドツトの論理
値が異なれば］“となる。したがって、レジスタ１３か
らのドツトが“０”の場合には、メモリ１１から“０“
のドツトが供給されるとレジスタ１３の該当ドツトは（
メモリ１１からのドツトが輪郭外であることを示すため
に）“０“のままとなり、メモリ１１から“１”のドツ
トが供給されるとレジスタ１３の：亥当ドツトは（メモ
リ１１からのドツトが輪郭内であることを示すために）
１”に反転される。

これに対してレジスタ１３からのドツトか“１”の場合
には、メモリ１１から０”のドツトが供給されるとレジ
スタ１３の該当ドツトは（メモリ１１からのドツトが輪
郭内であることを示すために）“１“のままとなり、メ
モリ１１から“１″のドツトが供給されるとレジスタ１
３の該当ドツトは（メモリ１１からのドツトが輪郭外で
あることを示すために）０“に反転される。即ち、この
実施例によれば、メモリ１■の塗りつぶし領域２１（お
よびその近＠）から読出された８ドット単位が輪郭内部
のドツトのデータであるか否かが、ドツト単位で自動的
に検出される。なお、塗りつぶし領域２１外のドツトは
、常に輪郭外として扱われることは明らかである。

レジスタ１３にロードされたＥＸＯＲ回路１４からの８
ドツトＥＸＯＲ結果は、先にレジスタ１５にロードされ
ていた単位塗りつぶしパターン（ここでは単位塗りつぶ
しパターンａ）とＡＮＤｆｉＴ１７８１８において対応
ドツト毎にＡＮＤがとられる。これにより、単位塗りつ
ぶしパターンのうち、レジスタ１３からの８ドット単位
内の対応ドツトが“１″のドツト（塗りつぶしパターン
ドツト）だけがそのまま出力され、それ以外のドツトは
“Ｏ”となる。制御部１８はＡＮＤ回路１Ｇからの８ド
ツト出力データを出力バッフ７１７を介してメモリ１１
に出力し、同メモリ１１の元のアドレス（ここではＸ−
Ｏ。

Ｙ−０で示されるアドレス）に書込む。

制御部１８はＡＮＤ回路１Ｇからの８ドツト出力データ
の書込みを行うと、単位塗りつぶしパターン読出し川の
Ｘ、Ｙアドレスのうち、Ｙアドレスを＋１し、メモリ】
１の塗りつぶしパターンｆｉ／ｉ　ｊｔから単位塗りつ
ぶしパターンａの次の中位塗りつぶしパターンｂを読出
し、人力バッファ１２を介してレジスタ１５にロードす
る。次に制御部１８は、メモリ１１の塗りつぶし領域２
１から塗りつぶし方向に次の８ドット単位を読出すため
にＹアドレスを＋１する。そして制御部１８は、先のＸ
アドレスと十１したＹアドレスとにより次の８ドツトを
読出し、入力バッファ１２を介してＥＸＯＲ回路１４に
供給する。この８ドット単位は、ＥＸＯＲ回路１４にお
いて、先にロードされたレジスタ１３からの８ドット単
位と対応ドツト毎にＥＸＯＲがとられ、その結果はレジ
スタ１３にロードされる。レジスタ１３にロードされた
８ドツトのＥＸＯＲ結果は、先にレジスタ１５にロード
されていた１１位塗りつぶしパターン（ここでは４１１
位塗りつぶしパターンｂ）とＡＮＤ回路ＩＯにおいて対
応ドツト毎にＡＮＤがとられ、その結果はメモリ１１の
元のアドレス（ここではＸ−（Ｊ、Ｙ−１で示されるア
ドレス）に書込まれる。次に制御部１８は単位塗りつぶ
しパターン読出し用のＸ、Ｘアドレスのうち、Ｘアドレ
スを初期値に戻し、メモリ１１の塗りつぶしパターン領
域から塗りつぶしパターン２２の先頭の１１１位塗りつ
ぶしパターンａを読出し、入力バッファ１２を介してレ
ジスタ１５にロードする。以下、上記したと同様の動作
か繰返される。

やかで、Ｘ−０のＸアドレス、伝りつぶし領域２Ｉの下
側境界を示すＸアドレスで指定される８ドツトの領域を
対象とする上記処理が終了すると、制御部１８はｉｌｔ
位塗りつぶしパターン読出し用のＸ。

Ｘアドレスのうち、Ｘアドレスを初期値に戻し、メモリ
１１の塗りつぶしパターン領域から塗りつぶしパターン
２２の先頭のり１位塗りつぶしパターンａを読出し、人
力バッファ１２を介してレジスタ１５にロードする。な
お、第３図では基本の塗りつぶしパターン２２か描８ド
ツト縦２ドツトで構成されているが、）黄か８ドツトの
複数倍である場合には、即ち単位塗りつぶしパターンａ
の右にも他の単位塗りつぶしパターンがある場合には、
Ｘアドレスが初期値に戻されるとノ（にＸアドレスが＋
１される。

次に制御部１８は、メモリ１１の塗りつぶしｎｆｉ域２
１からＸ−１て示される８本のドツトラインについて、
塗りつぶし方向に８ドツトｒ１を位の塗りつぶし処理を
行うために、まずＸアドレスを初期値（Ｙ−０）に戻す
と共に、Ｘアドレスを＋１する。

この＋１１・ψ作と同時に制御部１８はリセット信号Ｒ
ＥＳＥＴを出力し、レジスタ１３を“０“クリアする。

以下の動作は、塗りつぶし領域２１に対するＸアドレス
かＸ−１となっただけで、前記したＸ−〇の場合と同様
である。この結果、第４図に示すように塗りつぶし方向
に８ドツト単位の塗りつぶし処理か行われる。そして、
一連の塗りつぶし処理が終了すると、メモリ１１の塗り
つぶし領域２１の状態は第５図に示すようになる。制御
部１８は第５図に示す塗りつぶしパターンを得ると、第
２図に示す輪郭を定義した線図形情報（ベクトル情報）
に従って、塗りつぶし方向に１ドツト幅を持つ端点を消
すことなくそのまま第５図に示す塗りつぶしパターン上
に重ね書きする。この結果、第６図に示す目的パターン
か生成される。

以上は８ドツト単位の塗りつぶし処理の場合について説
明したが、８ドツト以外のドツトを単位とする塗りつぶ
し処理にも応用できることは勿論である。

［発明の効果］ 以上詳述したようにこの発明によれば、輪郭が描画され
た領域からのｎドツト読出しデータを、輪郭内にあるか
否かをドツト単位で示すｎドット単位に自動的に変換で
き、このデータと塗りつぶしパターン内のｎドツト（単
位塗りつぶしパターン）との条件をとることにより、輪
郭外の塗りつぶしパターン部分を自動的に無効状態に設
定できるので、パターン修飾が施された文字・図形等が
輪郭を意識せずにｎドツト単位で高速に且つ正しく生成
できる。

【図面の簡単な説明】

第１図はこの発明を適用する高品質修飾文字・図形等の
生成装置の一実施例を示すブロックｔ、■成図、第２図
は第１図に示すメモリ１１に置かれる塗りつぶし領域２
１と同領域２１に描画された輪郭の一例を示す図、第３
図は塗りつぶしパターンの一例を示す図、第４図乃至第
６図は第１図の装置による高品質文字・図形等の生成動
作を説明するための図である。 １１・・・メモリ、１３．　１５・・・レジスタ（ＲＥ
　Ｃ；）、１４・・・排他的論理和（ＥＸＯＲ）回路、
１Ｇ・・・論理積（ＡＮＤ）回路、１８・・・制御部、
２１・・・塗りつぶし領域、２２・・・塗りつぶしパタ
ーン、ａ、ｂ・・・ｔｌ１位塗りつぶしパターン。 出願人代理人　　弁理士　鈴江武彦 第１図 第２図 第３図 第５図 第　６図

Claims (1)

【特許請求の範囲】
1. 塗りつぶし処理の対象となる文字・図形等の輪郭が記憶
   された第１記憶手段であって、塗りつぶし方向に平行な
   ドットラインを連続するｎ本を単位に指定する第１方向
   アドレスおよび塗りつぶし方向に直交するドットライン
   を１本を単位に指定する第２方向アドレスの連結アドレ
   スによってｎドット単位の読出し／書込みが可能な第１
   記憶手段と、塗りつぶし方向に直交する方向のドット数
   がｎの整数倍であるマトリクス状の基本塗りつぶしパタ
   ーンが記憶された第２記憶手段であって、ｎドット単位
   の読出しが可能な第２記憶手段と、上記第１記憶手段を
   制御してその記憶内容を塗りつぶし方向にｎドット単位
   で読出す第１制御手段であって、上記第２方向アドレス
   が最終アドレスに達する毎に上記第２方向アドレスを初
   期化し且つ上記第１方向アドレスを１インクリメントす
   る第１制御手段と、上記第２記憶手段から上記塗りつぶ
   しパターンをｎドット単位で読出す第２制御手段と、次
   の塗りつぶし処理の対象となるｎドットが上記輪郭内で
   あるか否かをドット単位で示すためのレジスタ手段であ
   って、塗りつぶし開始前および上記１制御手段によって
   上記第１方向アドレスが１インクリメントされる際に偽
   値にクリアされるｎドットのレジスタ手段と、このレジ
   スタ手段のｎドット保持データと上記第１記憶手段から
   のｎドット読出しデータとの論理演算を対応ドット毎に
   行って上記レジスタ手段にロードするｎドットデータを
   生成する第１論理回路であって、上記対応ドットの論理
   値が同一であれば偽値のドットデータを、同一でなけれ
   ば真値のドットデータを生成する第１論理回路と、上記
   レジスタ手段にロードされたｎドットデータと上記第２
   記憶手段からのｎドットデータとの論理演算を対応ドッ
   ト毎に行う第２論理回路とを具備し、この第２論理回路
   からのｎドットデータを用いて塗りつぶしを行うことに
   より高品質修飾文字・図形等を生成するようにしたこと
   を特徴とする高品質修飾文字・図形等の生成方式。